Запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК С 290 ГОСУДАРСТВЕПО ДЕЛАМ И ЫЙ КОМИТЕТ СССР ОБРЕТЕНИЙ И ОТНРЫТИОБРЕ ЕЛЬСТВУ АВТОРСКОМУ СВ Головачев ьство СССР1974тво СССР006 Р 9/ 06,пеоро ПИСАНИЕ И(56) 1, Авторское свидетелМ 467409, кл, 0 11 С 29/О2. Авгорское свидетельспо заявке В 3339806/24,кл1981 (прототип).(54)(57)ЗАПОМИНАЮЩЕЕ УСТ РОйСТВО содержащее блоки памяти, первые и вторые входы которых являются. входом устройства, вторые входы блоков памяти подключены к входу элемента задержки, два блока контроля, первые входы . которых связаны с выходом элемента задержки, первый выход одного 5 лока памяти подключен к второму входу первого блока контроля и к первому входу первого элемента И, первый выход другого блока памяти подключен к второму входу второго блока контроля н к рвому входу второго элемента И, .вт й выход одного блока памяти соединеи с третьим входом первого блока контрОля и с вторым входом первого элемента И, второй. выход другого блока памятн ПОД- ключен к третьему входу второго блока контроля н к второму входу второго . элемента И, выходи первого и второГо элемента И соединены с блоком элемеитов ИЛИ, выход которого является вы.8049982 А ходом устройства, о т л и ч а ю щ е е." .с я тем, что, .с целью повышения быстродействия устройства при высокой достоверностисчитываемой информации, оно содержит третий элемент И, блок сравнения, три блока элементов И, причем первый и второй входы блока сравнения подключены соответственно к первым выходам одного и другого блока памяти, первый вход первого блока элементов И соединен с выходомпервого блока контроля,.первый вход второго блока элементов И подключен к выходу второго блока контроля, первый вход третьего блока элементов И соединен с первым выходом блока сравнения,вторые входы первого и второгоблоков элементов И подключены к второму выходу блока сравнения, второй вход третьего блока элементов И соединен с вторым входом устройства, выход первого блока элементов И под" ключен к третьему входу первого эле-Ъ мента И, выход второго блока элементов И соединеи с третьим входом вто- рого элемента И, .выход третьего блока элементов И подключен к третьему входу третьего элемента И, первый вход третьего элемента И соединен с уе вторыми выходом одного блока памяти, фф а второй вход - с первым выходом( другого блока памяти, выходы третье- у го элеланта й подключены к входу блока элементов ИЛИ.Изобретение относится к цифровой вычислительной технике и моет быть использовано в составе специализиро-. ,ванных цифровых вычислительных машин(СЦВМ) или систем обработки и передачи цифровых данных.Известно запоминающее устройство с контролем записанной информации, содержащее адреса, выход которого через дешифратор адресов подключен к входу накопителя, соединенного соответствующими выходами с входами регистра, причем любая ячейка памяти наряду с информационной частью имеет дополнительные разряды, в которых хранятся контрольные признаки сверт ки, относящиеся как к коду числа,так и к коду адреса, по которому выбирается данная ячейка 1 .Недостатком этого устройства является отсутствие в его составе средств 2 О обеспечивающих функционирование устройства при обнаружении в нем схемами контроля отказа одной из ячеек накопителя, что снижает его надежность. Кроме того, свертка информации по мо. 25 дулю и сравнение ее с контрольными признаками, необходимое для установления факта исправности или неисправности, увеличивает время выдачи информации из устройства, что приводит к снижению его быстродействия.Наиболее близким к изобретению по технической сущности является запоминающее устройство, содержащее блок постоянной памяти и блок памяти с электрической сменой информации,вклю-З 5 чающие информационную сеть с контроль, ыми признаками, блок коитроля, сосоящий из схемы свертки и схемы сравнЕния, блоки вентилей,. блок сравнения контрольных признаков и выходной 40 блок. В случае отказа по любому адресу ячейки постоянного запоминающего блока,в устройстве обеспечена возможность замещения ее ячейкой памяти постоянного запоминающего блока с электрической сменой информации Г 23.Недостатком известного устройства является необходимость осуществления свертки информации, считываемой. как из постоянного запоминающего блока, так и йз постоянного запоминающего блока с электрической сменой информации, и сравнение свертки информации с ее контрольными признаками, в результате чего увеличивается время выдачи информации из устройства, что приводит к снижению его быстродействия.Цель изобретения - повышение быстродействия устройства при высокой достоверности считываемой информации,60Поставленная цель достигается тем, что в запоминающее устройство,содержащее блоки памяти, первые и вторые входы которых являются входом устрой;ства, вторые входы блоков памяти подключены к входу элемента задержки, два блока контроля, первые входы которых связаны с выходом элемента задержки, пЕрвый выход одного блока памяти подключен к вторбму входу первого блока контроля и к первому входу первого элемента И, первый выход дру" гого блока памяти подключен к второму входу второго блока контроля и к первому входу второго элемента И, торой выход, одного блока памяти соеинен с третьим входом первого блока контроля и с вторым входом первого элемента И, второй. выход другого блока памяти подключен к третьему входу второго блока контроля и к второму входу второго элемента И, выходы первого и второго элементов И соединены с бло-ком элементов ИЛИ, выход которого является выходом устройства, введены третий элемент И, блок сравнения,три блока элементов Й, причем первый и второй входы блока сравнения подключены соответственно к первым выходам одного и другого блоков памяти, первый вход первого блока элементов И соединен с выходом первого блока контроля, первый вход второго блока элементов И подключен к выходу второго блока контроля, первый вход третьего блока элементов И соединен с первым выходом блока сравнения, вторые входы первого и второго блоков элементов И подключены к второму выходу блока сравнения, второй вход третьего блока элементов И соединен с. вторым входом устройства, выход первого блока элементов И подключен к третьему входу первого элемента И, выход второго блока элементов соединен с третьим входом второго элемента И, выход третьего блока элементов И подключен к третьему входу третьего элемента И, первый вход третьего элемента И соединен с вторым выходом одного блока памяти, а второй вход - с первым выходом другого блока памяти, выходытретьего элемента И подключены к входу блока элементов ИЛИ.4На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит два блока 1 и 2 памяти, два блока 3 и 4 контроля, три блока 5-7 элементов И, три элемента И 8-10, блок 11 сравнения,элемент 12 задержки, блок 13 элементов ИЛИ. Каждый из блоков 1 и 2 памяти включает в себя регистр 14 адреса, дешифратор 15 кода адреса, накопитель 16, информационное поле 17 накопителя, поле 18 контрольных разрядов накопителя, выходной регистр 19. Каждый из блоков 3 и 4 состоит иэ блока 20 свертки по модулю два и блока.21 сравнения. Устройство содержи 1 адресный вход 22, вход 23 опроса и выходную шину 24, являющуюсЯ,выходом устройства. Первые входыблоков 1 и 2 памяти подключены кадресному входу 22 .устройства, вторые нходы блоков памяти соединены свходом 23 опроса устройства. Первыйвыход блока 1 памяти подключен к второму входу блока 3, к первому входуэлемента И 8 и к первому входу блока 11, Второй выход блока 1 памятисоединен с третьим входом блока 3, свторым входом элемента И 8 и с первым входом элемента И,9. Первый выход блока памяти 2 подключен к второму входу блока 4, к первому входУэлемента И 10, к второму входу элемента И и к второму входу блока 11.Второй выход блока 2 .памяти соединен стретьим входом блока 4 и со вторым(входом элемента И 10. Первые входыблоков 3 и 4 подключены к выходу Элемента 12 задержки, вход которого сое диненс входом 23 опроса устройства.Выход блока 2 подключен к первомувходу блока 5, а выход блока 4соединен с первым входом блока 7.Вторые входы блоков 5 и 7 подключены 25к второму выходу блока 11, первыйвыход которого соединен с первымвходом блока б. Второй вход которогоподключен к входу 23 опроса устройства. Выходы блоков 5 - 7 соединеныс третьими входами элементов И. 8 - 10соответственно, Выходы элементов И8 " 10 подключены к входу блока 13,выход которого соединен с выходнойшиной 24. Второй вход блока 3 (4) является входом блока 20, выход которо-З 5го подключен к первому входу блока 21., Второй и третий входы блока 21 являются первым и третьим входами блока3(4), а его выход - ныходом соответственно блока 3(4). Первый вход блока 1(2) памяти янляется входом регистра 14, выход которого связан спервым входом дешифратора 15, второйвход которого является вторым входоМблока 1( 2 )памяти . Выход дешифратора 15 45подключен к входу накопителя 16,Информационное поле 17 и поле 18 контроль"ных разрядов накопителя 16 связаныс выходным регистром 19, первый ивторой од оорго влютс соот ветственно первым и вторым выходами,блока 1(2) памяти,Устройство работает следующим .образом.На вход 22 устройства поступаеткод адреса, а.на вход 23 - сигналопроса. В каждом блоке 1 и 2 памятикод адреса подается на вход регистра 14, а сигнал опроса - на второйвход дешифратора 15, управляемогорегистром 14. При наличий сигнала . 60опроса на входе дешифратора 15; наодном из его выходов появляется сигнал, при помощи которого выбираетсяинформация из соответствующей ячейкинакопителя 16. С выхода информацион ного поля 17 и поля 18 контрольных разрядов, накопителя 1 ф, считанная информация поступает на вход регистра 19С выхода регистра 19 информация поступает на выходы блоков 1 и 2 памяти. Информационная ее часть с первого выхода блоков 1 и 2 памяти подается соответственно на первый и второй входы блока 11, где осуществляется поразрядное сравнение, В случае равенства сравниваемой информации на первом выходе блока 11 формируется разрешающий потенциал для блока б элементов И, При наличии на втором входе блока б элементов И сигнала опроса, этот сигнал, пройдя блок б элементов И, поступает на третий вход элемента 9. На первый вход элемента 9 подаются контрольные признаки информации, считываемые из блока 1 памяти, а на второй вход элемента И 9 информационная часть, считанная из блока 2 памяти. При наличии на третьем входе элемента И 9 сигнала опроса, поступившая на его первый и,второй входы информация будет передана через блок 13 на выходную шину 24.В случае неравенства информации, поступающей на вход блока 11, на его первом выходе появляется сигнал запрета для блока б элементов И, а на втором выходе - сигнал разрешения для блоков 5 и 7 элементов И, Информация с выходов блоков 1 и 2 памяти поступает соотвеТственно на входы блоков 3 и 4 контроля, где ее информационная часть свертывается при помощи блока 20. по заложенным контрольным признакам. Результаты свертки сравниваются в каждом блоке 3 и 4 с контрольным признаком (признаками) блоком 21 сравнения. Сигнал опроса подается на первые входы блоков 3 и 4 контроля с выхода элемента задержки 12 (для синхронизации работы устройства). В случае равенства результата свертки информационной части и .контрольного признака (признаков) в блоке 3, а также наличия сигнала опроса на входе этого блока блок 21 блока 3 формирует сиг-. нал, который поступает на вход блока 5 элементов И. При наличии на втором входе блока 5 разрешения на его выходе появляется сигнал, который поступает на третий вход элемента 8. По этому сигналу информация, поступившая на нход элемента 8 передается, через блок элементов ИЛИ 13 на выходную шину 24 устройства. В случае неравенства результатов свертки инфбрмационной части и контрольного признака (признаков) в блоке З,этот блок не вырабатывает .сигнал опроса. В работу включатся цепи, обеспечивающие ситывание информации из блока 2 памати через элемент .10. Работа блока 4 и формирование им сигнала опроса для блока 7 происходит ана1049982 акаэ 8437/50 Тираж .594 Подписное ИИПИ лиал ППП фПатеитф, г. Ужгород,ул.Проектная,Ы логично. При наличии разрешения навтором входе блока 7 с его, выходаснимается сигнал, переписывающийинформацию из блока 2 памяти, черезблоки 10 и 13 на выходную шину 24устройства. Использование новых элементов - блока сравнения, блоков элементов И и Элемента И с их связями обеспечивает сокращение времениконтроля информации, при .ее поразрядном сравнении по отношению к времени, необходимому на осуществление контроля,по модулю.Техническое преимущество предлагаемого устройства по сравнению сизвестным заключается в повьааении 5 его быстродействия при высокой достоверности считываемой информации.Технический эффект достигаетсятем, что процесс поразрядного сравнения информации, считываемой из каж дого блока памяти, осуществляетсябыстрее чем ее свертывание и сравнение с контрольным признаком,