Запоминающее устройство

Союз Советских Социалистических Рвслублнк(23) Приоритет 51) М. Кл,6 11 С 11/О рственный комит СССРлам изобретений Госуд(54) ЗАПОМИНАЮЩЕЕ УСТ О Изоб лительИзве шифра ошибо дежны. мщение2 ретение относится к области вычисной техники.стно ЗУ, содержащее накопитель,тор и блок коррекции одиночныхк 11. 5Наиболее близким техническим решениемк изобретению является ЗУ, содержащеенакопитель, соединенный через шифратори регистр адреса соответственно с числовыми и адресными шинами, выходы накопителя через регистр информации подключены к генератору синдромов, блоку контроля четности и двухканальным переключателям, соединенным с выходными числовымишинами, дешифратор, соединенный с первыми управляющими входами двухканальных переключателей 2,Однако такие ЗУ недостаточно наЦелью изобретения является повьнадежности ЗУ. 0Поставленная цель достигается тем, чтопредложенное ЗУ содержит дополнительныедешифратор и двухканальные переключатели, сумматоры, генератор нулевого синдрома, две схемы сравнения, ассоциативный накопитель, элемент НЕ, четыре элемента И,два элемента ИЛИ. Выходы генераторасиндромов соединены с первыми входамисхем сравнения, сумматоров, дополнительных двухканальных переключателей и ассо- ЗО циативного накопителя. Вторые входы первой схемы сравнения соединены с генератором нулевого синдрома, а выход - с первыми входамп первого и второго элементов И. Прямой выход блока контроля четности соединен со вторым входом первого элементов И, а обратный выход - со вторым входом второго элемента И, третий вход которого соединен с первым входом третьего элемента И, выходом совпадения ассоциативного накопителя и через элемент НЕ, с первым входом четвертого элемента И, второй вход которого соединен с выходом первого элемента И и первым входом первого элемента ИЛИ, выход которого соединен с управляющим входом дешнфратора, а второй вход - с выходом второго элемента И, управляющим входом дополнительного дешпфратора и управляющими входами дополнительных двухканальных переключателей, выходы которых соединены со входамп дсшпфратора, вторые входы - с выходами сумматоров, Выходы дополнительного дешпфратора соединены со вторыми управляющими входами двухканальных переключателей. Адресные входы ассоциативного накопителя соедннены с выходами регистра адреса, информационные выходы - со вторыми входами второй схемы сравнения, вторыми входами сумматоров и входа 769624ми дополнительного дешифратора. Выходвторой схемы сравнения соединен со вторым входом третьего элемента И, выход которого соединен с первым входом второгоэлемента ИЛИ, второй вход элемента ИЛИсоединен с выходом четвертого элемента И,а выход - со входом записи ассоциативного накопителя.На чертеже приведена структурная схема ЗУЗУ содержит накопитель 1, шифратор 2,регистр адреса 3, числовые шины 4, адресные шины 5, регистр информации 6, генератор синдромов 7, блок контроля четности 8, двухканальные переключатели 9, выходные числовые шины 10, дешифратор 11,дополнительный дешифратор 12, дополнительные двухканальные переключатели 13,сумматоры 14, генератор нулевого синдрома 15, первую схему сравнения 16, вторуюсхему сравнения 17, ассоциативный накопитель 18, элемент НЕ 19, первый 20, второй21 и третий 22 и четвертый 23 элементы И,первый 24 и второй 25 элементы ИЛИ.ЗУ работает следующим образом.Шифратор 2 преобразует безызбыточныйкод числа, поступающий по числовым шинам 4, в избыточный код числа, напримеркод Хэмминга, позволяющий исправить однократные и обнаруживать двухкратныеошибки. Запись кода числа в накопитель 1осуществляется в соответствии кодом адреса А., поступающим по адресным шинам 5на регистр адреса 3.Генератор синдромов 7 формирует синдром 5 (1) кода числа, считанного в моментвремени 1 пз накопителя 1. Блок контролячетности 8 осуществляет проверку кодачисла по четности.Ассоциативный накопитель 18 осуществляет запись, хранение, поиск и выдачусиндрома однократной ошибки 5 (1),записанного в него при первом обнаружении в момент времениоднократной ошибки с синдромом 5 (1,) в коде числа, считанном из накопителя 1 на регистр информации 6.При считывании кода числа по адресуА, параллельно в накопителе 18 осуществляется поиск синдрома 5с признакомА., при обнаружении которого с выходасовпадения накопителя 18 выдается сигналсовпадения, а с информационных выходов - синдром 5 ,Первая схема сравнения 16 осуществляетпоразрядное сравнение синдрома 5 , ссиндромом 5 о, формируемым генераторомнулевого синдрома 15.Прохождение синдрома 5 (1) через дешифратор 11 в случае обнаружения однократной ошибки разрешается сигналом, по-;ступающим через элемент ИЛИ 24 с элемента И 20 на управляющий вход дешифратора 11, и разрешается также в случаеобнаружения двухкратной ошибки, при на 15 20 25 30 35 40 45 50 55 60 65 личин в накопителе 18 синдрома 5 (1) сигналом, поступающим через элемент ИЛИ 24 с элемента И 21. Во втором случае раз. решается также прохождение синдрома 5 (1,) через дополнительный дешифратор 12. Во всех остальных случаях дешифраторы 11 и 12 заблокированы,Сумматоры 14 в случае обнаружения двухкратной ошибки в считанном коде числа и наличии синдрома 5 (11) в накопителе 18 осуществляют суммирование по модулю два синдрома 5и 5 (1) . Синдром 5 , равный 5 (1)Я 5 (1), поступает далее через дополнительные двухканальные переключатели 13 на дешифратор 11, в то время как синдром 5 (1) поступает на дешифратор 12, Управление режимом работы переключателей 13 осуществляется элементом И 21, который при обнаружении двух- кратной ошибки формирует либо сигнал, разрешающий прохождение через переключатели 13 синдром 5 ф (1) =5Я 5 (1), либо сигнал, разрешающий прохождение синдрома 5 (1) .При обнаружении в считанном коде двух- кратной ошибки и наличии в накопителе 18 синдрома 5дешифраторы 11 и 12 расшифровывают соответственно синдромы 5" =5 Я 5(1;), и 5(1), и, таким образом, определяют позиции ошибок в коде числа. Исправление ошибок осуществляется путем передачи через переключатели 9 на выходные числовые шины 10 обратного кода числа в позициях, указанных дешифраторами 11 и 12, и прямого кода числа в остальных позициях.В случае однократной ошибки ее исправление осуществляется после расшифровки дешифратором 11 синдрома однократной ошибки 5 (1). Дешифратор 12, как уже указывалось выше, при этом заблокирован.Если однократная ошибка по адресу А обнаружена впервые, то синдром 5 (Ц за. писывается в накопитель 18, на вход записи которого поступает при этом через элемент ИЛИ 25 и элемент И 23 соответствующий сигнал, являющийся логическим произведением сигнала однократной ошибки, проинвертировапным элементом НЕ 19, и сигнала несовпадения накопителя 18. Запись синдрома однократной ошибки 5 (1) в накопитель 18 происходит также в случае несовпадения синдромов 5 (1) и 5 (1). Сигнал записи формируется элементом И 22 и является логическим произведением сигналов несовпадения синдромов 5 (1) и 5 (1), вырабатываемым второй схемой сравнения 17, и сигнала совпадения накопителя 18, Кроме перечисленных выше, во всех остальных случаях запись в накопитель 18 синдрома 5 (1) блокируется соответствующими цепями.При обнаружении двухкратной ошибки в считанном коде числа и отсутствии в накопителе 18 синдрома 5с признаком А,х45 возникает некорректируемая двухкратная ошибка,Предложенное ЗУ позволяет с помощью обычного кода Хэмминга, исправляющего однократные и обнаруживающего двухкратные ошибки, корректировать в момент времени 1 двухкратные ошибки, одна цз которых возникала в момент времени 1,(1 и, следовательно, была зафиксирована в накопителе 18 в виде синдрома однократной ошибки 5 (1) с признаком А,х. Это позволяет при незначительном увеличении избыточного оборудования примерно в 5 раз увеличить (по сравнению с прототипом) среднее время наработки на отказ ЗУ емкостью 4 М байта (128 1 х слов Х 72 разряда), выполненного, например, на интегральных микросхемах памяти емкостью 4096 бит с интенсивностью отказов Х= 10 вч в , и на 0,04% повысить коэффициент готовности устройства, что позволяет получить не менее 14000 руб. экономии на одно устройство емкостью 4 М байта. Учитывая, что для высокопроизводительных ЭВМ объем оперативной памяти может достигать 16 М байт, экономический эффект от применения предлагаемого ЗУ составит 56000 руб., что при выпуске 10 устройств в год позволит получить 560000 руб. экономии. формул а изобретения Запоминающее устройство, содержащее накопитель, соединенный через шифратор ц регистр адреса соответственно с числовыми и адресными шинами, выходы накопителя через регистр информации подключены к генератору синдромов, блоку контроля четности и двухканальным переключателям, соединенным с выходными числовыми шинами, и дешифратор, соединенный с первыми управляющими входами двхуканальных переключателей, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит дополнительные дешифратор и двухканальные переключатели, сумматоры, генератор нулевого синдрома, две схемы сравнения, ассоциативный накопи 5 10 15 Тф".20 25 30 35 40 тель, элемент НЕ, четыре элемента И и два элемента ИЛИ, выходы генератора синдромов соединены с первымц входамц схем сравнения, сумматоров, дополнительных двухканальных переключателей и ассоциативного накопителя, вторые входы первой схемы сравнения соединены с генератором нулевого синдрома, а выход - с первыми входами первого ц второго элементов И, прямой выход блока контроля четности соединен со вторым входом первого элемента И, а обратный выход - со вторым входом второго элемента И, третий вход которого соединен с первым входом третьего элемента И, выходом совпадения ассоциативного накопителя и через элемент НЕ с первым входом четвертого элемента И, второй вход которого соединен с выходом первого элемента И ц первым входом первого элемента ИЛИ, выход которого соединен с управляющим входом дешифратор а, а второц вход - с выходом второго элемента И, управляющим входом дополнительного дешифратора ц управляющими входами дополнительных двухканальных переключателей, выходы которых соединены со входамц дешцфратора, вторые входы - с выходами сумматоров, выходы дополнительного дешифратора соединены со вторыми управляющими входами двухканальных переключателей, адресные входы ассоциативного накопителя соединены с выходами регистра адреса, информационные выходы - со вторыми входамп второй схемы сравнения, вторымц входамц сумматоров и входами дополнительного дешцфратора, выход второй схемы сравнения соединен со вторым входом третьего элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход элемента ИЛИ соедццсц с выходом четвертого элемента 1 Л, а выход - со входом записи ассоциативного накопителя. Источники информации,принятые во внимание прц экспертизе 1. Патент США М 3814921, кл. 235 - 153 Л,Ч, опубл. 1974.2. Патент СШЛ Ло 3906200, кл. 235 - 153 ЛМ, обул. 195 (прототип).769624 Составитель Г, СофийскийТехред А. Камышиикова Корректор Л. Орлова Редактор Л. Утех ипография, пр. Сапунова, 2 Заказ 1998/4 Изд. Мо 496 Тираж 673НПО сПоиск Государственного комитета СССР по делам изо113035, Москва, Ж, Раушская наб., д. 4/5 Подписное тений и открытий