Виталиев

Номер патента: 701354

Опубликовано: 07.09.1981

Авторы: Виталиев, Герасимов, Смирнов, Софийский

МПК: G11C 21/00

Метки: динамическое, запоминающее

...входы 11.переключателей6, в результате на адресные входы 2одной строки модулей 1, образующиходин из разрядов устройства, поступает код адреса регенерации, а навходы 2 других строк модулей 1 (разрядов устройства) поступает код адреса обращения. Шины 13 используютсядля передачи на управляющие входы 3модулей 1 сигналов "запись/считыванием, старших разрядов кода адресаи тактовых сигналов, управляющихрежимами обращения и регенерации какв обычных динамических запоминающих 46 устройствах. В режиме записи код числа, поступающий по входным информационным шинампреобразуется в избыточный код, например код Хэммингас исправлением одиночных и обнаружением двойных ошибок, с помощью шифратора 14 Поскольку один из разрядов устройства, номер которого...

Номер патента: 701349

Опубликовано: 07.09.1981

Автор: Виталиев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...операции логического умножения на управляющиевходы сумматоров 23, соответствующихблокам 1.8 и 1.4, - сигналы д=1. Напервые входы этих сумматоров в первоми втором тактах; поступают сигналы- 1. Переключатели 24, соединенныес шинами 4 блоков 1.3 и 1.7, постоянно коммутируются сигналами на управляющих входахдля приема сигналовсоответственно из блоков 1.1, 1.2 и 401.5 и 1.6 для.того, чтобы поразрядная сумма записывалась .в блоки 1.3,1.7 без сдвига. В первом такте переключатели 24, соответствующие блокам1.4 и 1.8, также коммутируются на,прием информации соответственно изблоков 1.1, 1.2 и 1,6, 1.5, .Сдвигрезультата операции логического умножения происходит за счет циклического сдвига на один разряд кода маски блоков 1.4 и 1.8...

Номер патента: 696871

Опубликовано: 07.09.1981

Авторы: Виталиев, Евсеева, Чугунов

МПК: G11C 17/00

Метки: запоминающее

...- с входами 2 модулей 1,и мультиплексоры 8 выполненные, например, в виде элементов И-ИЛИ (8 А,8 Б), входь 9 которых подключены к выходам 4 модулей 1 соответствующейстроки матрицы, а выходы 10 - к входам триггеров 11 регистра 12 информации, Входы дешифратора 13 адресаподсоединены к вторым адресным шинам14, а выходы - к управляющим входам15 мультиплексоров 8, Информационныешины 16 присоединены к входам 3 модулей 1 соответствующей строки матрицы,Устройство содержит также блок 17,выполненный на элементах 18 И, первыевходы 19 которых соединены с выходамидешифратора 13, вторые входы 20 - сшиной 21 записи, а выходы 22 - суправляющими входами 5 модулей 1 соответствующего столбца матрицы.Дешифратор адреса (см. Фиг. 2) может быть разделен на...

Номер патента: 769624

Опубликовано: 07.10.1980

Авторы: Виталиев, Смирнов, Софийский

МПК: G11C 11/00

Метки: запоминающее

...синдрома 5и 5 (1) . Синдром 5 , равный 5 (1)Я 5 (1), поступает далее через дополнительные двухканальные переключатели 13 на дешифратор 11, в то время как синдром 5 (1) поступает на дешифратор 12, Управление режимом работы переключателей 13 осуществляется элементом И 21, который при обнаружении двух- кратной ошибки формирует либо сигнал, разрешающий прохождение через переключатели 13 синдром 5 ф (1) =5Я 5 (1), либо сигнал, разрешающий прохождение синдрома 5 (1) .При обнаружении в считанном коде двух- кратной ошибки и наличии в накопителе 18 синдрома 5дешифраторы 11 и 12 расшифровывают соответственно синдромы 5" =5 Я 5(1;), и 5(1), и, таким образом, определяют позиции ошибок в коде числа. Исправление ошибок осуществляется путем передачи...

Номер патента: 604033

Опубликовано: 25.04.1978

Авторы: Виталиев, Гвинепадзе, Смирнов, Софийский

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...0 на пересечении 2-й и 4-й разлы 17, 18, 19 блоков 1 каждого столбца матрицы подключены к соответству 1 ощим выходам дешифрцтора 13. Входы дешифратора 3 подсоединены к выходам соответствующих триггеров 11 регистра 12.Работу устройства проиллюстрирусм на примере выполнения логических операций в группе, составленной из двух запоминающих блоков 1.1 и 1.2 с восемью адресными шинами 2 и четырьмя выходными разрядными шинами 3 (на чертеже этот вариант не показан).Рассмотрим, например, последовательность действий при выполнении операции инвертирования массива чисел, хранящихся в блоке 1.1. Все запоминающие элементы блока 1.2 предварительно устанавливаются в состояние 1. В блоке 1,1 хранятся четыре числа 011, 010, 001, 000, записанные на четырех...

Номер патента: 588561

Опубликовано: 15.01.1978

Авторы: Виталиев, Гвинепадзе, Смирнов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...операции сложения. Например, необходимо сложить два двоичных числа - 011 и 101. Первое из этих чисел хранится в одном из блоков 2 в виде кода 0000100, который записан в запоминающих элементах, соединенных с одной из шин 3 этого блока, т, е. на пересечении соответствующей разрядной линии и адресной линии с номером 011 хранится код 1, а в остальных элементах этой линии хранится код О. Второе число заносится в регистр 11, В регистр 9 заносится код 111, например с выходов 12 и 13 регистра 11 через соответствующие элементы И 14, управляемые от дешифратора 15. На регистр 10 заносится код маски 110. Сигналы с выходов регистров 9 и 10 через элементы 8 ИЛИ поступают на вход дешифратора 7, что приводит к возбуждению 111, 101, 011, 001 выходов...

Номер патента: 576608

Опубликовано: 15.10.1977

Авторы: Виталиев, Гвинепадзе, Смирнов, Софийский

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...деп 5 ифратора 5, Одновременно на управляющие входы этого дешифратора поступает код с выходов регистра 7. При этом возбуждаются одноименные адресные шины 3 устройства, номер которых определяется двоичным кодом на входе дешифратора 5. Кроме того, возбуждаются одноименные разрядные шины 2, соединенные со входами этого детектора. Все запоминающие элементы блоков 1, соединенные с этими пинами 2, предварительно дол)кны оыть установлены в одно состояние, например логический О или логичес 5 сая 1. В запо)мина 505 цпй элемент, расположенный на пересечении выбранных адресной и разрядной шин данного блока 1 записывается ло 5 и 5 еска 5 1 пли логический О, т.е. запоминается номер возбужденного выхода дешпфратора 5 опроса. Ассоциативное слово...

Номер патента: 493165

Опубликовано: 05.09.1977

Авторы: Виталиев, Гвинепадзе, Кольцова, Смирнов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, устройсво

...по одному адресу на каждыйде- П шифратор 8 Опроса. Если код данной секцич регистра 1 совпадает с кодомкоторый бьл записан В какОм-дибО иэ разРядов Од: НОГО ИЛИ НЕСКОЛЬКИХ, Модудй 4 " СОЕДИНЕН- ных с этой секцией через соответствующий 2 О ДЕППЙРаТОР 8 ТО Иг,:Зг 1 хоч 8 ЭТИХ РаЗРЯДОВ бУДут СЦ сЬ 1г, . У. Е 1"ЧЦ .а ВЫХОДаХ Остальных разрядов будут сиитыватьеЯ коды пнули ф, При полном аовпагении кода Опроса с одРням иэ сп Ов, записанных В устЗЪйстве, на ВыходЬд Всех раэрядпы. лщцщ1 ОсоответстВующих это МУ СДОВУ ПОЯВЯТСЯ КОпы ДПгиныгг й СОВПадЕние этих кОдОВ приВепет к появпенщо сигна ла.на выходе. Соответствующего, детектора 3,При опросе с маскированием на регистре ЗО 2 устанавливается требуемый код маски, и В СООТВЕТСТВИИ С ЭТИМ КОДОМ И...

Номер патента: 499762

Опубликовано: 25.08.1977

Авторы: Виталиев, Гвинепадзе, Смирнов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...дешифраторами 5 и блоками 8 сумматоров в код с равным числом единичных"и нулевых выходов блоков сумматоров(частный случай кода с равным весом).Выходы последнего блока 8 возбуждаютровно половину адресных шин 11 модулей1. В соответствующие моменты на разрядной шине 2, связанной с выбранным детектором 3, последовательно записывается,например, код "нуля", а в остальные моменты на этой шине предварительно записывается, например, код "единицы". Аналогичнопроизводится запись в ячейки, связанныес другими детекторами.При считывании сод опроса с регистра7 преобразуется соответствующими дешифраторами 5 и блоками 8 сумматоров В кодс равным весом. Возбуждаются одновременновсе адресные шины 11, соединенные с сумматорами последней части, выходы...

Номер патента: 493164

Опубликовано: 25.08.1977

Авторы: Виталиев, Гвинепадзе, Смирнов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...с этим дещиф- Е 1 втоом появляются сиГналы совпадения в результате чего возбуждается первый выход 15 дешифраторв 8, В ячейке модуля 4, соедииенивй с этим выходом, указываются все свободные-разрядные призцвковые комбинации (либо одна граничная комбинация). В соответствии с одной из этих комбинаций 20 возбуждаются разрядные шиеы 5, связанные с выбранным дешифратором 8, и элементы на пересечении выбранных адресных и разрядных шин записываются единичные коды. После этого данная комбинация исключается из 35 числа свободных, т. е. записываются нГли и соотйетствующие элементы ячейки модуля 4,Если свободных выходных дешифраторов 8 несколько, то ячейка для записи ( и соотг ветствующий дешифратор 8) определяются 30 . с яомощью схемы 9...

Номер патента: 493163

Опубликовано: 25.08.1977

Авторы: Виталиев, Гвинепадзе, Смирнов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...3 и 11одноименным входам регистра 3 опроса, При считывании код опроса поступЖт наВходы элементов 9 подсоединены к вход- регистр 3, В соответствии с этим кодомиым шинам 12 детекторов 6. Одноименные возбУждается по одному выходу каждого извыходы регистров 3 и 11 соединены с со- дешифраторов 4 и опрашпваются одновреленответствуюшими входами схемы 13 пораэ О но все модули 1, Выбранная ассоциативнаярядного сравнения, выход которой подклю- ячейка определяегся совпадением сигналовчен к блоку управления, единиц" на всех входах соответствующегоУстройство работает следующим образом, детектора 6, Сигнал совпадения с выходаПри записи в выбранную ассоциативную детектора возбуждает одноименную ячейкуячейку нового ассоциативного слова возбуж блока 7...

Номер патента: 493162

Опубликовано: 25.08.1977

Авторы: Виталиев, Гвинеладзе, Смирнов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...11 разбит на несколько частей, причем количество разрядовв коде, хранящемся в каждой такой части,связано с числом адресных шин модулей тккак фъ 2, Операция выполняется параллельно по слогам за к тактов регистра 11.Если в младшем разряде данной частирегистра 11 находится нуль, то соответствующий разряд кода первого операнда должен быть выбран в прямом коде. Для этоговозбуждаются все адресные шины нужногомодуля с номерами, соответствующими двоичным кодам адресов, содержащих "единицу"в данном разряде, что достигается путемзанесения кода 1110 в соответствующуючасть регистра 10 маски и кода 1111через схемы И 14 в соответствующую частьрегистра 9 опроса. Необходимые для этогосхемы И 14 выбираются с помощью дешифратора 15 операций,Если в...

Номер патента: 496957

Опубликовано: 05.08.1976

Авторы: Виталиев, Гвинепадзе, Кольцова, Смирнов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...с детектором 7, кото рый Соответствует одной из свободных ассоциативных ячеек, Код, поступивший в регистр опроса 1, возбуждает соответствующие дешифраторы опроса 4, и в соответствии с этим выбирается по одному адресу (адресной линни 5) на каждый дешифратор опроса 4, В результате и выбранный разряд модулейу которых: возбуждено по одной адресной и разрядегой линии записывалотся "нули (единицыф 1 по всем адресам, кроме выбранного, а в выбранный адрес этого разряда записываются "единицы" ( "иули"),Ггри опросе (выборке) на регистр опроса 1 подается код опроса. В соответствии с этим кодом тйк же, как и при записи,49697 тавитель В, Рудаковред И, Ковач КорректорТ, Кравченк Редак 723 Подп го комитета Совета бретеций и открытии -35,...

Номер патента: 521608

Опубликовано: 15.07.1976

Авторы: Виталиев, Гвинепадзе, Логинова, Смирнов

МПК: G11C 29/00

Метки: блоков, датчик, запоминающих, кодов, устройства

...После этого ближайший синхроимпульс, пришедший по шине 6, осуществляет параллельную перепись информации с регистра 2 на регистр 3, а далее счетчик адреса, т. е, регистр 16, сбрасывается в состояние 000 и процесс матричного преобразования повторяется над новым вектором 7 7 7, и т д.010 О 0 Са 0 О ООи г мъ ят) последовательность, генерируемая датчикомт представляет собой линейную возвратную т последовательность. В случае произвольной матрицы А последовательность на выходе датчика представляет собой суперпозицию и Э линейных возвратных последовательностей, подчиняющихся одному и тому же линейному преобразованию, показанному в выражении (3), но сдвинутых одно относительно другого на величину, которая определяется кон-кретным...

Номер патента: 470860

Опубликовано: 15.05.1975

Авторы: Виталиев, Смирнов

МПК: G11C 11/34

Метки: запоминающее, интегральных, схемах

...подключены к соответствующим шинам 10, Один из выходов триггера 11 подсоединен ко входу источника 6 соответствующего модуля 1. С целью уменьшения количества внешних выводов одноименные шины 3 всех модулей 1 могут быть объединены.Работа устройства осуществляется следующим образом.Первоначально выявляются все дефектные модули 1, в регистры 7 которых записывается нулевой код 000, т. е. признак дефектности соответствующего модуля 1. В регистрах 7 исправных модулей 1 записываются номера этих модулей в двоичном коде (дополнительный код адреса). Для этого регистры 7 устанавливаются в исходное состояние 000 с помощью шины установки нуля (на чертежах не показана). При подаче управляющих сигналов на соответствующие шины 12 открываются вентили...

Номер патента: 316122

Опубликовано: 01.01.1971

Авторы: Виталиев, Смирнов, Чугунов

МПК: G11C 29/00

Метки: 4»lf, efiujihotclia, iолтеиво-гшнпкдniryi«x4, бсеоуюзнля

...6, ко входу которого подкл.очены шины 7 кода адреса. Схема 8 поразрядного сравнения одним входом присоединена к шинам кода адреса, вторым входом - к выходу регистра адреса, а выход ее соединен с управляющим входом регистра адреса и входом памяти ключей защиты,Устройство работает следующим образом.По шинам 7 код адреса памяти ктночей защиты поступает на вход регистра адреса 6 и один из входов схемы 8 поразрядного сравнения, на другои вход которой поступает код, хранящийся а регистре адреса. Если адрсс, поступивший с шин 7, совпадает с адресом, поступившим с регистра адреса, а выходе 3 схемы поразрядного сравнения вырабатывается сигнал, запрещающий обращение к памяти ключей защиты, который поступает на управляющие входы регистра адреса 6...

Номер патента: 283304

Опубликовано: 01.01.1970

Авторы: Виталиев, Вишневецка, Федоров

МПК: G11C 11/06

Метки: запоминающее

...выходы я могут быть подсоединены входам вентилей, включен- тракты основного и дополни- памяти.цы соответствия адресов и увеличивается быстродействие устройства в целом.Выход регистра 1 адреса подключен к адресному входу 2 накопителя 3 таблицы соответствия адресов.Выходы накопителя 3 таблицы соответствия адресов подсоединены к входам, регистра 4 числа накопителя таблицы соответствия адресов и блока управления б, а выходы блока б присоединены к управляющим входам вентилей 6; включенных между выходом регист,ра 4 и адресным входом 7 основного блока 8 памяти, и,к управляющим входам вентилей 9, включенных между выходом регистра 4 и адресным входом 10 дополнительного блока памяти 11. Регистр 12 числа связан с блоками 8 и 11 числоными трактами...