Постоянное запоминающее устройство

фИИОМе-тех ничевуветен Мь НИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических Республик(51)М Кл З с присоединением заявки М 9 6 11 С 17/00 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 3(10980(54) ПОСТОЯННОЕ ЗАПОМИНА)ОЩЕЕ УСТРОЙСТВО 2подключены через токоограничивающие резисторы к шинам второй диодной матрицы, соединяющим аноды диодов, и через эти шины - к выходнымдйодным сборкам. Мины второй диодной матрицы, соединяющие катоды диодов, попарно подключены к выходамвторой группы разрядов регистра адреса, а выходы диодных сборок - ковходам усилителей считывания,Данное изобретение является усовершенствованием укаэанного ПЗУ,Токоограничивающие резисторы,входящие в состав прототипа, включены в цепь эаряца параэитных емкостей только второй диодной матрицы, суммарная величина которых намного меньше суммарной емкости элементов накопителя, Последняя же заряжается непосредственно через выходные ключи дешифратора, имеющие малое внутреннее сопротивление (1020 Ом), в силу чего время заряда оказывается меньше 10 нс,Недостатком устройства-прототипаявляется сравнительно большое времявосстановления исходного состояния.Это связано с тем, что после окончания считывания информации разрядэлектроемкости накопителя в устИзобретение относится к вычислительной технике и предназначенодля хранения и быстрой выборки фиксированной информации в цифровыхвычислительных машинах и устройствахдискретной автоматики,Известны постоянные запоминающиеустройства (ПЗУ) содержащие накопитель (числовой блок), выполненныйв виде диодной матрицы, регистр адреса, дешифратор и усилители считывания. Существенное влияние на быстродействие диодно-матричного ПЗУ оказывает электроемкость накопителя, которая при большом объеме последнего 15может достигать сотен и тысяч пикофарад. Для обеспечения высокого быстродействия блочную схему ПЗУ необходимо строить так, чтобы заряд электроемкости накопителя происходил;20непосредственно через открытые входные ключи, имеющие малое выходноесопротивление.В известном ПЗУ такого типа (1) .входные шины диодно-матричного накопителя, соединяющие аноды диодов,подключены к выходам дешифратора,входы которого подсоединены к выходам первой группы разрядов регистраадреса. выходные шины накопителя 30 В.М.Корсунский,И.Д.Кардашук,Г.З.Карманов и В.А.Липилин- ройстве-прототипе, как и в других айалогах, происходит через резисторы,Большая задержка выключения неблагоприятно сказывается на длительйость цикла считывания.Цель изобретения - повышениебыстродействия известного ПЗУ.Это Достигается тем, что всоставПЗУ по авт. св. Р 556498 введеныдиодная сборка, входы которой подКИФейй=к выходнймшинам накойигеля, и ключ, выход которого подключен к выходу дополнительной диоднойсборки, а вход является входом устройства и подсоединен ко входу дешиФратора.Блочная схема предлагаемого устройства представлена на чертеже,на - коФбром показаны также принципиальныеэлектрические схемы некоторых блоков, необходимые для лучшего понймания функционирования ПЗУ.Как и устройство-прототип, предлагаемое ПЗУ содержит накопитель 1,выполненный в виде диодной матрицы иразделенный на секции. Его входныешины 2, соединяющие аноды диодов,.подключены к выходам дешифратора 3,адресные входыкоторого подключенык выходам 4 первой группы разрядоврегистра 5 адреса, Выходные (ортогональные к входным) шины каждой секции накопителя 1 подсоединены к первым входам б соответствующей секции адресного узла 7, вторые входы 8которого подключены к выходам 9 вто",рой группы разрядов регистра 5 адреса, Выходы 10 каждой секции адресного узла 7 подсоединены ко входамсвоей выходной диодной сборки 11,выход которойподключен к усилйтелю 12 считывания, Д отличие от устройства=прототййа, в состав предла-гаемогэ ПЗУ входит"также дополнительная диодная сборка 13, входы которойподключены ко всем выходным шинамнакопителя 1, и ключ 14, к" которому " "подключен выход дополнительной сборки 13. Вход ключа 14, также как ивход разрешения выборки дешибратора3, соединен с общим входом 15 разрешения выборки.Устройство Функционирует следующим образом.Д накопитель 1 при изготовлениираэ навсегда записывается постоянная информация в двоичном коде (наличйю диода в перекрестии входной и выходной шин накопителя соответствует, например, запись логической 1, а отсутствию диода - запись логического .10). При необходимости выборки двоичного слова по заданному адресу код адреса заносится в регист 5, состояние первой группы разрядов которого через выходы 4 поступает на дешиАратор 3 и управляет возбуждением одного из выходов дешифратора, соответствующего данному состоянию. При поступлениина дешифратор по входу 15 строб-импульса чтения выбранный выход деширатора через открытый ключ подключается к источнику потенциала, аостальные выходы эаэемляются.Строб-импульс по входу 15 поступаеттакже на ключ 14, который подает навыход дополнительной диодной сборки 13 высокий потенциал, в результате чего все ее диоды смещаются в 10 рбратном направлении и практическине влияют на процесс считывания,протекающий так, как и в устройствепрототипе. С выбранного выхода де-,шиФратора 3 высокий потенциал пода ется на соответствующие выходныешины накопителя 1 через диоды, подключенные к выбранной входной шине.Время установкивысокого потенциала на выходных шинах определяется 2 О процессом заряда суммарной емкостиподключенных к ним элементов накопителя.Цепь заряда включает в себяисточник высокого потенциала, который на чертеже не показан, открытый 25 выходной ключ дешифратора 3, подключающий к этому источнику выбраннуюшину, подключенные к ней и смещаемыев прямом направлении диоды, выходныешины накопителя 1, параэитные емкости ЗО между этими шинами и невыбранными .входными шинами накопителя (включаяи емкости смешаемых в обратном направ-,лении диодов накопителя) и выходныеключевые схемы дешифратора 3, за земляющие невыбранные входные шиныЭ. Благодаря малому сопротивлениюперечисленных. ключевых схем и источ"ника высокого потенциала, а такжемалому продольному сопротивлению шин 4 Ои смещенных в прямом направлении диодов, постоянная времени цепи заряда мала и высокий потенциал на выходных шинах накопителя 1 устанавливается эа несколько наносекунд.45 д адресном узле 7 диоды включеныпо известной схеме матричного диодного дешифратора, так что при каждом состоянии второй группы разрядоврегистра 5 адреса, передаваемом с 5 О выходов 9 на входы 8, только одиниэ выходов 10 каждой секции адресногоузла 7 не заземляется 1 и черезэтот выход на диодную сборку 11 идалее в усилитель 12 считывания пе редается "сигнал только с одного извходов б, номер которого соответствует данному состоянию второй группыразрядов регистра 5 адреса. Сигналыс остальных входов б каждой секцииадресного узла 7 ответвляются на 60 эемпю и на вход соответствующейдиодной сборки 11 не передаются.Если в данной секции накопителя 1на пересечении выбранной входной шины и выходной шины, подключенной к 65 выбранному входу б, имеется диод, тона выход соответствующей диодной сбЬрки 11 передается высокий потенциал и соответствующий усилитель 12 счйтывания формирует сигнал считывания логической 1. Если же в соответствующем перекрестии данной секции диЬда нет, то на выход соответствующей диодной сборкй 11 высокий потенциал не передается и соответствующий усилитель 12 считывания формирует сигнал считывания логического 0. Указанные процессы происходят одновременно во всех секциях накопителя 1, адресного узла 7, выходных диодных сборках 11 и усилителях 12 . считывания, так что иэ ПЗУ одновременно выбирается многоразрядное двоичное слово.Считывание информации заканчивается, когда кончается строб-импульс чтения, подаваемый по входу 15. При этом вибранная входная шина 2 накопителя 1.отключается дешифратором 3 от источника высокого потенциала изаземляется вместе с остальными входными шинами 2. Ключ 14 в свою . очередь заземляет выход дополнительной диодной сборки 13. Следующий цикл считывания не может быть начат немедленно, поскольку заряженные до высокого потенциала паразитные емкости могут сыграть роль источников напряжения и привести к считыванию ложных сигналов ф 1 ф. Разряд сравнительно небольших параэитных емкостей адресного узла 7 и выходных диодных сборок 11 происходит через входные цепи усилителей 12 считывания. Сравнительно большая паразитная емкость накопителя 1 разряжается через смещение в прямом направлении диоды дополнительной сборки 13, открытый ключ 14 и выходные ключевые схемы дешифратора 3,заземляющиеего выходы в невозбужденном состоянии. Посколькусопротивления всех перечисленныхэлементов малы, разряд паразитныхемкостей накопителя и восстановлениеисходного его состояния также происходят быстро (за время менее 10 нс) .Приотсутствии дополнительнойдиодной сборки 13 и ключа 14 паразитная емкость накопителя 1 должнаразряжаться через токоограничива ющие резисторы адресного узла 7, номинал которых определяется допустимым рассеянием мощности и обычносоставляет 3-6 кОм,в результате чегоразряд оказывается сравнительно мед ленным; а время восстановления исходного состояния составляет 120-.300 нс. Таким образом, введение дополнительной диодной сборки и ключапозволяет уменьшить время восстанов ления исходного состояния на порядок и за счет этого существенноповысить быстродействие ПЗУ.Формула изобретения25Постоянное запоминающее устройство по авт, св, В 556498, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия, в него ввеЗО дены дополнительная диодная сборка,входы которой подключены к выходным шинам накопителя, и ключ, входкоторого является входом устройстваи подключен ко входу дешифратора,35 а выход ключа подключен к выходудополнительной диодной сборки.Источники информации,принятые во внимание при экспертизе1, АвторскОе свидетельство СССР4 О 9556498, кл. С 11 С 17/00, 19754 л,Ф Ф 1 .4Ю.Фф,4,Ф,.ф; 1 767 841 Тираж 662Государственного комитета СССделам изобретений и открытийМосква, Я, Раушская наб., д