Аналоговое запоминающее устройство

Союз Советских Социалистических Республик(22) Заявлено 0601,78 (21) 2567983/18-24 с присоединением заявки Йо С 11 С 27/00 Государственный комитет СССР по дедам изобретений и открытийДата опубликования описания ЗЦ 0980,нак Изобретение относится к электро- измерительной и вычислительной технике и может применяться в устройствах автоматики и аналого-цифровых вычислительных машинах. 5В частности, изобретение может быть использовано в быстродействующих аналого-циФровых преобразователях АЦП) для расширения их динамического диапазона, уменьшения ди намической погрешности АЦЛ при квантовании сигналов с широким спектром, а также в других устройствахиспользующих выборку и хранение знаЧенийаналоговых сигналов с временем за поминания и хранения порядка нескольких сотен наносекунд.Известны аналоговые запоминающие устройства 1,1, содержащие операционный усилитель, накопительный 20 элемент, электронный ключ, буферный усилитель, шину управления. В режиме запоминания устройства охватываются отрицательной обратной связью.В схеме аналога 1) в режиме запоминания транзистор второго каскада усилителя может заходить в область насыщения. Это приводит к увеличению времени запоминания, Кроме того его динамическая входная емкость шунтиру2ет нагрузочный резистор диФйеренциального каскада, что также приводит к снижению быстродействия за счет сужения полосы пропускания.При переходе к режиму хранения опительный конденсатор заряжается продиффереицированным коммутационным сигналом, прошедщим через емкость база-коллектор трайэистора второго каскада и прямо включенный диод, что снижает точностьустройства.Схема аналога 21 имеет недостаточно высокое быстродействие, так как входной дифФеренциальный усилитель с высоким внутренним сопротивлением, что ограничивает зарядный ток накопительного конденсатора. Высокое внутреннее сопротивление обусловлено необходимостью задания на его выход в режиме хранения выходного напряжения через регулятор уров ня и электронный ключ (с целью сохранения заряда конденсатора при конечном сопротивлении зарядного ключа в разомкнутом состоянии).Кроме того, в режиме хранения при большой скорости измерения входного сигнала возникают ошибки, снижающие точность устройства, вызванные прохождением изменений сигнала свыхода дифференциального усилителячерез проходную емкость зарядногоключа на накопительный конденсатор.Наиболее близким к предлагаемомуиз известных устройств по технической сущности является аналоговое запоминающее устройство 3, содержащее корректирующую цепь, выполненнуюна, резисторе и конденсаторе, операционный усилитель, эмиттерный повторитель, ключ на комплементарныхМОП-транзисторах, истоковый понто"ритель, используемый в качестве накопительного элемента конденсатор,одна из обкладок которого соединеначерез резистор с шиной питания, пассивные элементы, к общей точке которых подключен выход ключа на МОПтранзисторе,Быстродействие устройства достигается.тем, что в режиме храненияинформации, когда ключ разомкнут, 20ключ замыкают через резистор цепьотрицательной обратной связи операционного усилителя и предохраняет егокаскады.от насыщения. Входной сигналподается через резисторы одновременнона инвертирующий и неинвертирующийвходы операционного усилителя. Притаком способе напряжение на выходеусилителя к следующему моменту запоми.нания (выборки) равно входному сигналу.Точность запоминания устройстваобеспечинается тем, что в режиме запоминания устройство охвачено отрицательной обратной связью через операционный усилитель с высоким коэф- З 5фициентом усиления.Высокое входное сопротивление истокового повторителя, а также высокое сопротивление ключа в разомкнутомсостоянии позволяют получить малую 10скорость разряда накопительного конденсатора, т.е. хорошую точностьхранения информации.Однако этот метод построения имеет недостатки, Так, при работе с 45сигналами широкого спектра приращения входного сигнала они будут проходить на накопительный конденсаторчерез паразитную емкость стокисток ключа и емкость монтажа. 50Этот недостаток особенно заметен прималых значениях емкости накопительного конденсатора, т.ев аналоговых .запоминающих устройствах высокого быстродействия.55Наличие двух фаэосдвигающих це"почек в прототипе, с одной стороны,улучшает динамическую устойчивостьсистемы, но в то же время сужает полосу пропускания устройства, так какграничные частоты этих цепочек , 60должны быть разнесены во избежаниеналожения Фазовых сдвигов. При этомпараметры цепочки, состоящей из резистора и конденсатора, должны удовлетворять также условию линамичес кой устойчивости устройства в режиме, когда операционный усилитель охвачен отрицательной обратной, связью через замкнутый ключ, что требует достаточно большой емкости конденсатора. Ввиду того, что эта цепочка остается в контуре обратной связи также и в режиме запоминания, постоянная времени цепочки, образованной внутренним сопротивлением ключа и накопительного конденсатора, должна быть существенно больше пос" тоянной времени, образованной конденсатором и эквивалентным сопротивлением резисторов цепи инвертирующего входа операционного усилителя.Это приводит к значительному сужениюполосы пропускания устройства и уменьшению его быстродействия.Если операционный усилитель не охватывает через ключ отрицательнойобратной связью,как это осуществляется в прототипе, то можно исключить корректирующую цепочку и существенно уменьшить постоянную времени цепи заряда накопительного конденсатора, т.е. существенно повысить быстродействие устройства. При этом необходимо предпринять меры против насы-. щения каскадов усилителя.Целью изобретения является увеличение быстродействия аналогового запоминающего устройства.Это достигается тем, что в аналоговое запоминающее устройство, содержа(ее дифференциальный усилитель, один иэ нходов которого соединен с входом устройства, выход дифференциального усилителя подключен к входу первого буфферного усилителя, выход которого соединен с одним из входов первого ключа, другой вход первого ключа подсоединен к первой шине управления, выход первого ключа соединен с входом второго буфферного усилителя и накопительным элементом, например, одной из обкладок конденсатора, другая обкладка которого через пассивный элемент соединена с шиной нулевого потенциала, выход второго буфферного усилителя соединен с выходом устройства и другим входом дифференциального усилителя, нторой ключи вторую шину управления, введены ограничитель напряжения и шины отрицательного и положительного напряжения ограничения,подключейные к соответствующим входам ограничителя напряжения, выходкоторого подсоединен к входу первогобуферного усилителя и одному их входов второго ключа, другбй вход второгоключа соединен с второй шиной управления, выход второго ключа соединен с шиной нулевого потенциала, причем дифференциальный усилитель содержит усилительный каскад, выполненный на четырех П -р-й-.транзисторах, включенных по каскадной схеме, трех генераторах тока, первый из которых выполнен на-и-Р-транзисторе и резисторе, а второй и третиР - соответственно на и -Р-и-транзисторе и резисторе, стабилитрон и нагрузочный элемент, например резистор, через который коллектор первого о -р-п о -транзистора усилительного каскада соединен с пОложительной шиной питания, коллектор второго П -р-П- транзистора усилительного каскада соединен с коллектором Р-о-р-транзис тора первого генератора тока и через стабилитрон с выходом дифференциального усилителя и коллектором п-р-птранзистора второго генератора тока, коллектор п -р-и-транзистора треть его генератора тока соединен с эмиттерами третьего и четвертого и -Р-и- транзисторов усилительного каскада, базы которых соединены соответственно с входами дифференциального усилителя, эмиттеры транзисторов второго и третьего генераторов тока соединены соответственно через резисторы с отрицательной шиной питания, а эмиттер транзистора первого генератора тока соединен через резистор с положительной шиной питания.На Фиг. 1 приведена Функциональная схема предлагаемого аналогового запоминающего устройства; на Фиг;2 электрическая схема дифференциального усилителяУстройство содержит дифференциальный усилитель 1, ключи 2,3, накопительный элемент, например конденсатор 4 буферные усилители 5,6 ограничитель напряжения 7, выполненный на диодах 8,9 шины 10,11 отрицательного и.положительного напряжения ограничения, шины 12,13 управления, пассивный элемент 14. 40Дифференциальный усилитель содержит усиленный каскад 15, выполненный на четырех О -р-П-транзисторах 16-19, три триггера тока 20,21,22, первый иэ которых выполнен на р -Ь-р-транзис торе 23 и резисторе 4, стабилитрон 25, резистор 26; второй и третий генераторы тока выполнены соответственно на и -р-и-транзисторе 27 и резисторе 28 и и -р-П-транзисторе 29 и резисторе30; 31 и 32 - входы усилителя.Устройство работает следующим образом.Входной сигнал, подлежащий запоминанию, подается на клемму 31, в режиме запоминания ключ 2 открыт, а ключ 3 закрыт. Цепь обратной связи замыкается через буфферный усилитель 5, ключ 2, буфферный усилитель 6, клемму 32.Важным для получения высокого быс тродействия является применение в устройстве однокаскадного дифференциального усилителя 1 с токовым выходом, линейный режим, а следовательно,. быстродействие, которое в момент пере хода из режима хранения в режим запОминания до замыкания обратной связиподдерживается благодаря введению ограничителя на диодах 8,9, а исключениенасыщения дифференциального усилителя1 в режиме хранения информации осуществляется введением ключа 3,Для согласования дифференциальногоусилителя с последующими каскадамислужат стабилитрон 25 и генератортока 21.Быстродействие устройства зависитот быстродействия всех его каскадов,а наиболее инерционным звеном здесьявляется уилитель 1, поэтому быстродействие усилителя 1 в первую очередьопределяет быстродействие всего устройства.Благодаря каскадному построениюдифференциального усилителя 1 осуществляется удачная развязка входных и выхоДных цепей усилителя, чтоувеличивает его быстродействие.Наличие динамической нагрузки ввыходном каскаде усилителя также повышает быстродействие усилителя.Скорость нарастания сигнала навыходе усилителя 1 равнаЧ:3 (С,где 3 ; половина тока генератора тока 22;С - суммарная емкость на выходе усилителя 1.Коэффициент усиления усилителя бла. годаря динамической нагрузке достаточно большой К=1000, что обеспечивает высокую точность запоминания.Высокая точность устройства в режиме хранения обеспечивается благодаря включению ключа 3, так как при т этом исключается погрешность,вызываемая прохождением Фронта входного сигнала через паразитные емкости ключа 2.В быстродействующих аналоговых запоминающих устройствах время хранения незначительно - сотни наносекунд, поэтому утечкой заряда конденсатора 4 через закрытый ключ 2 можно пренебреч.Технико-экономический эффект предлагаемого устройства заключается в сЪ- щественном повышении быстродействия и точности, обусловленном отсутстви-. ем прохождения сигнала на конденсатор 4 в режине хранения.Это открывает возмояность построения аналоговых запоминающих устройств наносекундного диапазона, работающих в условиях меняющегося с большой скоростью сигнала.Построение дифференциального усилителя по схеме с токовым выходом и динамическими нагрузками в виде генератора тока позволяет построить усилитель по однокаскадной схеме с малыми задержками распространения сигнала, что создает дополнительные предпосылки повышения быстродействия,Формула изобретения1. Анало.овсе запоминающее устройство, содержащее дифференциальный" усйлитель; один извходов которогосоединен с входом устройства, выходдйфференцйального усилителя подключен к входу первого буфферного уси Олйтеля выход которого соединен содним из входов первого ключа, другой вход первого ключа подсоединенк первой шине управления, выход -.-первого ключа соединен с входом второго буфферного усилителя и накопи "тельным элементом, например, одной изобкладок конденсатора, другая обклад-ка которого через пассивный элементсоединена с шиной нулевого потенци Оала, выход второго буферного уси лителясоединен с выходом устрой-ства и другим входом дифференциального усилителя, второй ключ и Втбруюшину управления, о т л и ч а ю щ ее с я тем, что, с целью повышениябыстродействия устройства, в неговведены ограничитель напряжения; подсоединенный к входу первого буферногоусилителя и одному иэ входов второго ключа; другой вход второго ключа ЗОсоединен с второй шиной управления,выход второго ключа соединен с шиной - в - нулевого потенциала.Р2, Аналоговое запоминающее устройство по п.1, о т л и ч а ю щ е е с я тем, что в нем дифференциальный усилитель содержит усилительный каскад,выполненный на четырех И-р-Ь-транзисторах, включенных по каскаднойсхеме, трех генераторах тока, первыйиз которых выполнен на р-о-Р-транзисторе и резисторе, а второй и третий - собтветственно на и-Р-и-транзисторе и резисторе, стабилитрон инагрузочный элемент, например резистор, через который коллектор первого и -р-О-транзистора усилительногокаскада соединен с положительнойшиной питания, коллектор второгои -р-П-транзистора усилительного каскада соединен с коллектором р -и-Ртранзистора первого генератора токаи через стабилитрон с выходом дифФеренциального усилителя и коллектором ц-Р-и-транзистора второго генератора тока, коллектор и -р-и-транзистора третьего генератора токасоединен с эмиттерами третьего ичетвертого и -Р-Ь-транзисторов усилительного каскада, базы которых соединены соответственно с входамидифференциального усилителя, эмиттеры транзисторов второго и третьегогенераторов тока соединены соответственно через резисторы с отрицательной шиной питания, а эмиттер тран-зистора первого генератора тока соединен через резистор с положительнойшиной питания.Источники информации,принятые во внимание при экспертизе1. Патент СшА Р 3309618, кл.33069, 1967.,2. Патент США Р 3375501, кл.340,173, 1968,3, Авторское свидетельство СССРР 510752, кл. О 11 С 27/00, 25. 10. 74767844 г.2 Составителв А.ВоронийРедактор Е,Караулова Техред А. Цепанская Решетн рек 1/48 Тираж 662ВНЯИПИ Государственного комитета Спо делам изобретений и открытий 113035, Москва, Ж-Э 5, Раушская наб,ака о исн д. 4 лиал ППП Патентг. Ужго Проектная,4