Аналоговое запоминающее устройство

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик ц 765880Опубликовано 23.09,80. Бюллетень35Дата опубликования описания 28.09.80 ае деяам наабратеннй н аткрмтнй(72) Авторы изобретения И. Г, Вагнер, В. С. Плеханов и В. М. Сидоров Новосибирский электротехнический институт(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЯСТВО 1Изобретение относится к аналоговой вы числительной технике и может быть исполь зовано в устройствах обработки аналоговой информации.Известны аналоговые элементы памяти разомкнутого типа, содержащие последовательно соединенные устройство записи, запоминающий элемент.с разрушающим счн. тываннем информации, устройство счнты. вания, обладающее низкой точностью 11.Известно устройство, в котором повышение точности достигается эа счет введения отрицательной обратной связи 2).Однако отрицательная обратная связь в этом случае применяется только для элементов с нераэрушающим считыванием информации.Целью изобретения является повышение точности аналогового запоминающего устройства.Достигается это тем, что в аналоговое запоминающее устройство, содержащее последовательно соединенные блок записизапоминающий элемент с разрушающим считыванием информации, блок считывания, выход которого является выходом устройства, введены два фиксатору уровня, сумми 2рующий и вычитающнй блоки н блок управления, прн этом, первый вход аычитающего блока является входом устройства, второй вход соединен с выходом блока считывания, а выход - с одним из аходоа блока сум.мнрования, другой вход которого соединен с выходом первого фиксатора уровня, а выход - с первым входом второго фикса 1 ора уровня, второй вход которого соединен с первым выходом блока управления, а выход - с первым входом блока записи н с первым 10 входом перзого фиксатора уровня, второйи третий входы которого соединены соответственно с вторым я третьям выходамн блоКа управления, четвертый выход которого :оедннен с вторым входом блока записи, а пятый выход - с вторым входом блока считывания, при этом вход блока управления является управляющим входом аналогового эапомияающего устройства. На фиг.приведена блок-схема устройщ ства; на фиг. 2-идеализированная характеристика вход-выход (записи-считывания) запоминающего элемента; на фиг. 3 - упрощенная Временная диаграмма работы блока памяти.щий с первого выхода на второй (управля.ющий) вход второго фиксатора уровня 4,который в интервале времени (т в - 1 4) отсле.живает и с момента 14 запоминает значениесигнала на первом входе (см. фиг. Зк)ХВ такте записи блок управления 5.формирует импульс (см. фиг. Зд), поступающийс четвертого выхода иа второй вход блоказаписи б, который вцрабатцвает сигнал записи (см, фиг. Зл), пропорциональный (обычно равный по амплитуде) сигналу на первом его входе, т, е. Хзп, Х,(1) = Хьх, и про. изводится первая запись в запоминающий элемент 7. При этом, рабочая точка запоминающего элемента перемещается в положение 2 (см. фиг. 2). Одновременно с этим в интервале (14 - 1 в) блок управления 5 формирует импульс (см, фиг. 3 г), поступающий с его третьего выхода на третий вход первого фиксаторауровня 3, который отслеживает н с момента времени 1 запоминает до следующего цикла сигнал на его первом цходе (си. фиг. 3 н), т. е, Х (1) = Х (1) = Хв,Во втором цикле, в такте считывания,блок управления 5 формирует импульс, поступающий на блок считывания 8, и осущеН ствляется считывание с запоминающегоэлемента 7, который при этом устанавливается в нулевое состояние (рабочая точка перемещается в положение 1 на фиг, 2). Блок считывания 8 формирует выходной сигнал, однозначно определяемый характеристикой записи-считывании запоминающего элементаи величиной сигнала записи в первомцикле (см, фиг. 3 м) Хмц (2) = Хзп(1) 3Вычитающий блоквыделяет сигналошибки ЬХ (2) = Хв - Х,(2), который зю складывается в суммирующем блоке 2 свыходным сигналом первого фиксатора уровня 3, который в первом цикле соответствовал величине записываемого сигнала (см.фиг. Зи), т. е. Х (2) = ЬХ(2) + Х = = ЬХ(2) + Х вк.По окончании переходных процессов вблоке считывания 8, вцчитающем 1 и суммирующем 2 блоках блок управления 5 вырабатывает импульс (см. фиг. Зб), поступающий на второй вход второго фиксатора уров ня 4, который отслеживает и запоминаетвыходной сигнал суммирующего блока 2,(см. фиг. Зк) т, е. Хф,(2) = Ха(2)В такте записи блок управления 5 формирует импульс (см. фиг. Зд), поступающий на второй вход блоКа записи б, который выэф рабатывает сигнал записи, определяемый выходным сигналом второго фиксатора уровня 4 и который отличается от сигнала записи в первом цикле на величину возникшей (имеющейся) ошибки, т, е. Хзп(2) = Хч(2)- 5 ЬХ (2) + Хвх (см, фиГ. Зл).Под действием этого сигнала происходитвторая запись в запоминающий элемент 7, рабочая точка которого перемещается в положение 3 (см. фиг, 2). В этом же такте 3 7%880Г 1 редлагаемое устройство (см, фиг. 1)содержит вычитающий блок 1, суммирующий блок 2, два фиксатора уровня 3 и 4,блок управления 5, блок записи 6, запоминающий элемент 7 и блок считывания 8,Устройство работает следующим образом.Весь интервал времени записи информации в запоминающий элемент 7 состоит изнескольких временных интервалов, каждыйнз которцх состоит из двух тактов - разрушающего считывания и записи. При этомработа аналогового запоминающего устройства описывается системой нелинейных разиостных уравненийкап(ь) =хвх+Хзв 1)-хвжмхвьеЬ) 1(.хзв 1 Л (1)при начальных условиях Хзп (0) = О;Хвы(О) == О, где второе уравнение системыописывает характеристику вход-выход (запись-считывание) запоминающего элемента7,= 1,2,3Пусть в нулевом цикле в момент времени((см. фиг, За) на управляющий вход блока управления 5 поступает импульс запуска.Блок управления 5 формирует импульс (см.фиг, За), поступающий с второго выхода навторой вход первого фиксатора уровня 3,который в интервале времени ( Г - 1 а) устанавливается в ноль (см. фиг, Зн), т. е.Х 4,(О) = О. В нулевом цикле не происходитзаписи в запоминающий элемент 7 и установка в ноль первого фиксатора уровнясоответствует запоминанию начального ус, Х,(О) О.В первом цикле в момент времениблок управления 5 формирует импульс(фиг, Зе), поступающий с пятого выхода навторой (управляющий) вход блока считывания 8, который обеспечивает разрушающеесчитывание информации с запоминающегоэлемента 7. Состояние запоминающего элемента 7 к данному моменту времени можетбыть произвольнцм, что зависит от аналоговой величины, записанной в предыдущемпроцессе работы. Примем для определенности, что запоминающий элемент находится внулевом состоянии (см, фиг. 2, точка 1),прн этом и такте считывания блок считывания 8 формирует выходной сигнал Хвм ==- 0 (см. фиг. Зм), вычитающий блок 1 выделяет сигнал ошибки (см. фиг, Зз), равнцй разности входной (см. фиг. Зж) и выходной аналоговых величин ЛХ(1) = Хв -- Х,(1) =Х .Суммирующий блок 2 выполняет операцию сложения сигнала ошибки и выходногосигнала первого фиксатора уровня 3, формируя сигнал (см. фиг. 3, и) Хх (1) == ЬХ(1) + Х,в,(0), поступающий на первый вход второго фиксатора уровня 4,По окончании переходных процессов вблоке считывания 8, в вцчитающем 1 и суммирующем 2 блоках, соответствующих моменту времени т в, блок управления 5 вырабатывает импульс (см. фиг, Зб), поступаю 7658805 лок управления 5 формирует импульс (см. фиг. 3 г), поступающий на третий вход первого фиксатора уровня 3, который отслеживает и. запоминает до следующего цикла сигнал на его первом входе (см. фнг. 3 н), т, е, Хр,(2) = Х (2).В третьем и всех последующих циклах все блоки аналогового запоминающего устройства работают аналогично, причем рассмотренные процессы продолжаются до тех пор, пока величина ошибки в каком-нибудь цикле не станет меньше заданной (требуемой).Алгоритм работы устройства остается таким же в случае, если запоминающий элемент 7 имеет симметричную относительно начала координат характеристику записи-считывания, т. е. запоминающий элемент 7 позволяет запоминать аналоговые величины обоих полярностей.Время записи информации в предлагаемом блоке аналоговой памяти зависит от требуемой точности записи информации и от вида характеристики записи-считывания.При построении аналогового запоминающего устройства, содержащего множество элементов памяти, вычитающий и суммирующий блоки, фиксаторы уровня, блоки записи и считывания являются общими для всего запоминающего устройства, вне зависимости от общего числа запоминающих элементов.Кроме того, можно использовать запоминающие элементы без их предварительной отбраковки, что улучшает экономические показатели блока аналоговой памяти. Формула изобретения Аналоговое запоминающее устройство,содержащее последовательно соединенныеблок записи, запоминающий элемент с раз.рушающим считыванием информации, блоксчитывания, выход которого является выходом устройства, отличающееся тем, что, сцелью повышения точности устройства, внего введены два фиксатора уровня, суммирующий н вычитающий блоки и блок управ.1 е ления, при этом, первый вход вычитающегоблока является входом устройства, второйвход соединен с выходом блока считывания,а выход - с одним из входов блока суммирования, другой вход которого соединен свыходом первого фиксатора уровня, а вы.ход - с первым входом второго фиксаторауровня, второй вход которого соединен спервым выходом блока управления, а выход - с первым входом блока записи и спервым входом первого фиксатора уровня,р второй и третий входы которого соединенысоответственно с вторым и третьим выходами блока управления, четвертый выход которого соединен с вторым входом блока записи, а пятый выход - с вторым входом бло.3ка считывания, при этом, вход блока управления является управляющим входом анало.гового запоминающего устройства.Источники информации,принятые во внимание при экспертизе1. Под ред. Б. С. Сотекова, Аналоговыезапоминающие и адаптивные элементы. М,Энергия, 1973.2. Авторское свидетельство СССР356695, кл. б 1 С 27/00, 1972 (прототип).я, 4 еЭанаа 1/ ВНИИПИ Госудно делам и113036, Москва, Ж алкал ППП сПатент остввнтелв В, Мураторед К; ШуФрнчаж 662,рственного комитетаобретений н открыт- 36, Раушскаи. на