Аналоговое запоминающее устройство

и 765882 ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскнхСоцналнстнческнкРеспублик(51) М. Кл.а б 11 С 27/00 Гееударствеииык комитет Опубликовано 23.09.80. Бюллетень И 35Дата опубликования описания 28.09.80па делам иэобретеиий и открытий(71) Заявитель Ордена Ленина институт проблем управления(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО 1Изобретение относится к автоматике и вычислительной технике и может быть использовано для запоминания и хранении данных в аналоговой форме в различны 1 системах переработки информации.Известны аналоговые запоминающие уст ройства (АЗУ), в которых выходное напряжение образуется путем интегрирования с последующим выпрямлением и сглаживанием выходного сигнала импульсной формы, поступающего от ячейки аналоговой памяти, выполненной на разветвленных магнитных сердечникахи 2.Ввиду того, что интегрирование выходного сигнала ячейки аналоговой памяти в этих АЗУ осуществляется с помощью интег-. ратора, работающего в режиме непрерывного интегрирования, появление случайной помехи во входном сигнале интегратора ведет к возникновению переходного процесса в интеграторе, что вызывает значительную погрешность АЗУ в течение этого переходного процесса, длительность которого может составить более 300 периодов тока считы. вания,Наиболее близким техническим решени ем к данному изобретению является АЗУ 2в котором интегрирование осуществляется двумя интеграторами, работающими в режиме периодического сброса 3. Режим периодического сброса осуществляется здесь с помощью ключей, шунтирующих конденсаторы в цепях обратной связи усилителей интеграторов, Этн ключи работают синхронно с током считывания в противофазе, замыкаясь в течение одного полупериода тока считывания и размыкаясь в течение другого. Благодаря этому влияние случайной то помехи на величину выходного сигнала АЗУможет длиться не более полупериода тока считывания. Формирование выходного напряжения АЗУ осуществляется далее путем суммирования на резисторах выходных сигкалод интеграторов, фильтрации с помощью О.,-фильтра нижних частот и усиления с по.овощью масштабнрующего усилителя . Использование двух интеграторов и 1.С- фильтра усложняет АЗУ. Кроме того наличие двух интегра;горов вызывает необходимость подбора составляющих их элементов для выравнивания характеристик интеграторов, что также существенно усложняет наладку и эксплуатацию устройстеа.Целью изобретения является упрощениеустройства н повышение его надежности.Указанная цель достигается тем, что визвестное АЗУ, содержащее ячейку памяти,один из входов которой является входом устройства, другие входы подключены к соответствующим выходам блока управления, интегратор, вход которого подключен к выхо.ду ячейки памяти, ключ, вход которого подключен к выходу блока управления, выходы ключа подключены к установочнымвходам интегратора, введен блок слежения хранения информации, информационный входкоторого подключен к выходу блока управления, а выход является выходом устройства.Введение блока слежения-хранения позволило отказаться от использования 1.С-фильтра,одного из интеграторов и масштабирующего усилителя, что существенно упрощаетАЗУ и повышает его надежность, упрощаетналадку и эксплуатацию,На фиг, 1 представлена функциональная схема предлагаемого АЗУ; на фиг. 2 -временная диаграмма функционированияАЗУ; иа фиг, 3 - схема одного из возможных вариантов блока слежения-хранения.АЗУ содержит ячейку памяти 1. Одиниз входов .ячейки является входом АЗУ,Три других входа ее соединены с соответствующими выходами блока управления 2,Выход ячейки памяти подключен к входуинтегратора 3, конденсатор в цепи обратной связи которого зашунтирован ключом 4.Выход интегратора 3 соединен с информационным входом блока слежения-хранения5. Управляющий вход блока 5 и управляющий вход ключа 4 подключены к соответствующим сиихронизирующим выходам блока управления 2, Выход блока слежения-хранения 5 является выходом АЗУ.Устройство работает следующим образом.Блок управления 2 непрерывно вырабатывает ток считывания (см. фиг. 2, а) исинхронизирующие импульсы синх. 1 исинх. 2 (см. фиг. 2,б, в), С приходом команды Запись блок управления 2 вырабатывает импульсы сброса (стирания) старой информации и записи новой. После записи на выходе ячейки памяти 1 устанавливаются импульсы напряжения (см, фиг. 2, г).Ключ 4 работает синхронно с током считывания, т. е. он замкнут в течение одного полупериода тока считывания и разомкнутв течение другого. Благодаря этому выходной сигнал интегратора 3 имеет вид импульсов напряжения (см. фиг, 2, д), амплитудакоторых пропорциональна величине аналогового сигнала, записанного в ячейке памяти 1. Далее сигнал поступает на информационный вход блока слежения-хранения 5,Блок слежения. хранения (см, фиг, 3)может работать в различных режимах. Призамкнутом ключе 6 выходной сигнал блокаотслеживает инвертированное значение снгКала, поступающего на его информационный вход, через делитель, образованный пассивными элементами 7 - 8. При размыкании ключа б входная цепь блока отключается от суммирующей точки усилителя 9 и его выходное напряжение определяется напряжением на накопительном элементе-конденсатореО, имевшем место в момент размыкания ключа. В предлагаемом устройстве управление клю-. чом 6 блока слежения-хранения 5 осуществляется путем подачи синхроимпульсов (см. фиг. 2, в), формируемых блоком управления 2. Фаза слежения начинается несколько позже окончания выходного импульса 1.1 в ячейки памяти 1 и кончается несколько ранее сброса интегратора 3, благодаря чему в течение этой фазы выходной сигнал блока слежения-хранения 5, как и выходной сигнал интегратора 3, представляет собой постоянное напряжение. Фаза хранения осуществляется в остальной части периода тока считывания. В течение фазы хранения на выходе блока слежения-хранения 5 будет постоянное напряжение, равное величине напряжения в конце фазы слежения (см. фиг, 2, е). Таким образом, в течение всего периода тока считывания на выходе АЗУ будет поддерживаться постоянное напряжение, пропорциональное сигналу, хранящемуся в ячейке памяти 1.Предлагаемое АЗУ отличается простотой, меньшей стоимостью и более высокой надежностью, чем прототип.Формула изобретения1, Аналоговое запоминающее устройство, содержащее ячейку памяти, один из входов которой является входом устройства, другие входы подключены к соответствующим выходам блока управления, интегратор, вход которого подключен к выходу ячейки памяти, ключ, вход которого подключен к выходу блока управления, выходы ключа подключены к установочным входам интегратора, отличающееся тем, что, с целью упрощения устройства и повышения его надежности, в него введен блок слежения-хранения информации, информационный вход которого подключен к выходу интегратора, управляющий вход подключен к выходу блока управления, а выход является выходом устройства.2, Устройство по п, 1, отличающееся тем, что блок слежения-хранения информации содержит операционный усилитель, выход которого является выходом устройства, неннвертирующий вход операционного усилителя подключен к шине нулевого потенциала, ключ, первый пассивный элемент,и накопительный элемент, включенные между выходом операционного усилителя и его инвертируемым входом, и второй пассивный элемент, подключенный к выходу ключа.Источники информации,принятые во внимание при экспертизе . Вотрин В. Ф. и др. Использование прин ципа динамического смещения при записи для построения быстродействующих разомкнутых аналоговых запоминающих устройств на трансфлюксорахФАвтоматнка и телемеханика",1971,6,2. Авторское свидетельство СССР474052, кл. б 11 С 27/00, 1973.3. Вотрин В. Ф. и др. Быстродействующее устройство считывания информации для аналоговых ЗУ на трансфлюксорах, Приборы и системы информации, 8, 1975, с, 33 - 34 (прототип),765882 Саму,1 1 лро 3 ляющио 6 х ИИ 4 РОРЙЫИ ВНИИПИпо де13035, Мос филиал ПППУоив0 едактор Т. Иванов аказ 65 848 Составитель В, МуТехред К. ШуфричТираж 662 Государственного комнте ам изобретений и отк ва, Ж - 35, Раушская Патентэ, г. Ужгород, ул КорректорПодписноа СССРытийб., д. 4/5Проектная,