Устройство для выбора свободных зон в памяти

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик ви 980159(61) Дополнительное к авт. сеид-ву(22) Заявлено 14.0 а. 81 (21) 3309781/18-24 1 И)М Ка з С 11 С 7/00 с присоединением заявки ИоГосударственный комитет СССР но делам изобретений и открытийДата опубликования описания 07, 12. 82(54) УСТРОЙСТВО ДЛЯ ВЫБОРА СВОБОДНЫХ ЗОН В ПАМЯТИ 2 30 Изобретение относится к запоминающим устройствам и может быть исполь зовано для выбора свободных зон в памяти.Известно устройство для выбора инФормации из блоков памяти, которое содержит накопитель, регистры и формирователи управляющих сигналов и позволяет выбирать информацию из накопителя путем преобразования кода, поступающего во входной регистр в адрес ячейки, из которого считывается информация 111, Однако данное устройство не позволяет выбирать адреса свободных зон памяти. 15Наиболее близкиМ к предлагаемому является устройство для распределения памяти, содержащее регистр обмена, два дешифратора, шифратор, счетчик, регистры, элементы И, элейенты ИЛИ 20 и позволяющее производить поиск свободных зон и занесение кодов ихадресов в соответствующие регистры и считывание с этих регистров по сигналу Выдать из процессора .2), 25. Недостатком известного устройства является низкое быстродействие, так как поиск свободной зоны осуществляется путем анализа слова, считываемого из памяти по заданному адресу,4 поступающему с выхода счетчика адресов, и переход на считывание слова по следующему адресу возможен. только после окончания анализа слова по предыдущему адресу и записи кода свободной зоны во вспомогательные регистры путем добавления +1 в счетчик адресов. Кроме того, невозможен одновременный поиск и выдача кодов свободных зон в процессор.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для выбора свободных зон в памяти, содержащее первый. дешифратор счетчик, выходы которого соединены с входами второго дешифратора, шифратор, накопитель, элемент ИЛИ и блок управления, введены блоки очередности выбора, причем первый управляющий вход первого блока очередности выбора подключен к парвому выходу блока управления, выходы которого со второго по шестой соединены соответственно со вторым, третьим и четвертым управляющими входами блоков очередности выбора и одними из входов накопителя, другие входы ,которых подключены к выходам дешифраторов, а выходы соединены с инфомационными входами блоков очередности выбора, информационные выходы которых соединены с входами элементаИЛИ и одними из входов шифраторадругие входы которого подключенык выходам второго дешифратора, первый у)равляющий вход каждого блокаочередности выбора кроме первого,соединен с управляющим выходом предыдущего блока очередности выбора,управляющий выход последнего блокаочередности выбора подключен к входу, счетчика и первому входу блока управления, второй вход которого соединен с выходом элемента ИЛИ,Каждый блок очередности выбора со-держит элементы И, элемент НЕ и триггеры причем выход первого элементаИ подключен к входу элемента НЕ, выход которого соединен с одним из входов второго элемента И, а вход - содним из входов третьего элемента И,выход которого подключен к оцному извходов первого триггера, выход последнего соединен с одним из входов четвертого элемента И, выход которогоподключен к одному из входов второго 25триггера, выход последнего соединенс одним из входов первого элемента И,другие входы второго и третьего элементов И объединены и являются однимиз входов блока, другими входами ко- ЗОторого являются другие входы первогои четвертого элементов И и триггеров,а выходами блока являются выходывторого и четвертого элементов И.На Фиг, 1 изображена Функциональная схема устройства для выбора свободных зон в памяти; на Фиг. 2функциональная схема блока очередности выбора; на фиг. 3 - Функциональная схема накопителя; на фиг. 4 - 4 Овременные диаграммы, поясняющие работу устройства,Устройство (фиг, 1) для выборасвободных зон в блоке 1 памяти содержит первый дешифратор 2 адреса,накопитель 3, блоки,4 очередности выбора, блок 5 управления, шифратор 6,элемент ИЛИ 7, счетчик 8 и второйдешифратор 9. ШиФратор 6 имеет выход 10.Каждый блок 4 очередности выборавключает (фиг, 2) первый 11, второй12, третий 13 и четвертый 14 элементы И, элемент НЕ 15 и первый 16 ивторой 17 триггеры.Б блок 5 управления введены (фиг, 1, 55многотактный генератор 18 импульсов,третий 19, четвертый 20 и пятый 21триггеры, регистр 22 команд, пятый23, шестой 24, седьмой 25, восьмой26 и девятый 27 элементы Й и элементы,69ИЛИ 28-30.Накопитель 3 содержит (фиг. 3) первую группу элементов И 31, регистры32, элемент НЕ 33, вторую группу элементов И 34 и группу элементов ИЛИ 35. Предлагаемое устройство работает . следующим образом.Накопитель 3 выполнен таким образом, что каждому адресу 1-2 в блоке 1 памяти, по которому записывается информация, соответствует один бит памяти в накопителе 3, т.е; код занятого адреса записывается в единично-позиционном коде.При записи информации в блок 1 памяти по команде Запись"ф из процессора (не показан) через элемент ИЛИ ЗО одновременно осуществляется запись .единицы с выхода дешифратора 2 в соответствующий разряд соответствующего регистра 32 в накопителе 3. Разрядность одного регистра 32 соответствует числу блоков 4. При наличии из процессора команды Признакф(устройство находится в режиме поиска свободной зоны) на вход накопителя 3 поступает постоянный сигнал с регистра 22, по которому на выходы накопителя 3 подключаются инверсные выходы регистров 32.При поступлении команды фВыдатьф из процессора с Признаком выбора свободной зоны обе команды записываются в регистр 22 и одновременно сигнал ффВыдатьф устанавливает через элемент ИЛИ 29 в ф 1 триггер.20, сигнал с выхода которого поступает на один иэ входов элемента И 24. При поступлении на другой вход элемента И 24 тактового импульса Т 1 (фиг. 4) с его выхода формируется сигнал Пускф на вход первого блока 4. Одновременно сигнал фПуск устанавливает в 1 триггер 21По тактовому импульсу Т 2 сигнал с выхода триггера 21 устанавливает в 0 триггер 20, а по тактовому импульсу ТЗ устанавливается в 0 ф триггер 21.Сигнал ффПускф с выхода блока 5 поступает на вход первого блока 4 и опрашивает состояние первого выхода первого регистра 32 накопителя 3. При наличии ф 1 на этом выходе, что соответствует свободному адресу, сигнал с выхода элемента И 11 по сигналу ффПускф устанавливает через элемент И 13 в 1 триггера 16 и одновременно запрещает через элемент НЕ 15 прохождение пускового импульса через элемент И 12 на вход второго блока 4По тактовому импульсу Т 2 сигнал с выхода триггера 16 через элемент И 14 поступает на вход шифратора 6 и на вход элемента ИЛИ 7. На выходе 10 шифратора 6 получают адрес свободной зоны памяти, который поступает в процессор. Одновременно устанавливается в 1 триггер 17, нулевой потенциал с инверсного выхода которого блокирует вход элемента И 11, запрещая прохождение сигнала980159 Формула изобретения 1. Устройство для выбора свободных зон в памяти, содержащее первый дешифратор, счетчик, выходы которого соединены с входами второго дешифратора, шифратор, накопитель, элемент ИЛИ и блок управления, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены блоки очередности выбора, причем первый управляющий вход первого блока очередности выбора подключен к первому выходу блока управления, выходы которого ео второго по шестой соединены соответственно со вторым, третьим и четвертым управляющими входами блоков очередности выбора и одними из входов накспителя, другие входы которых подключены к выходам с входа элемента И 11 на вход элемента И 13. Затем по тактовому импульсуТЗ, поступающему с блока 5 управления, устанавливается в 0 триггер16, По сигналу с выхода элементаИЛИ 7 Формируется донесение в процессор Исполнено о наличии навыходах устройства адреса свободнойзоны. Одновременно, если совместнос сигналом Выдать процессор выдал и сигнал Запись, по сигналу 10Исполненоф формируется через эле менты И 26 и ИЛИ 30 сигнал Запись,по которому при наличии в процессореинформации для записи может сразу жебыть записана информация по выбран,ному адресу.Сигнал с выхода элемента ИЛИ 7устанавливает через элемент ИЛИ 29в 1 ф триггер 20, с выхода которого через элемент И 24 по тактовомуимпульсу Т 1 Формируется повторныйсигнал фПускф в блоки 4. Так какна вход элемента И 11 поступает нулевой сигнал с инверсного выходатриггера 17, сигнал с выхода элемента И 11 запрещает прохождение второго импульса фПуск через элементИ 13 и разрешает через элемент НЕ 15прохождение пускового импульса напусковой вход второго блока 4 черезэлемент И 12. Сигнал фПускф проходит на вход элемента И 11 второгоблока 4 и опрашивает состояние второго входа блока 4. При наличии на.этом входе фф 1 формируется адресвторой свободной зоны. При наличии З 5на втором входе фО 1(т.е, адрес занят) пусковой сигнал через элементИ 12 второго блока 4 поступает напусковой вход третьего блока 4 и опрашивает состояние третьего входа, 40и, если на его входе присутствует0 ф, пусковой импульс сразу же поступает на пусковой вход четвертогоблока 4, т.евремя опроса занятыхадресов обусловлен только задержкойна элементах И 12 блоков 4 и толькопри опросе адреса свободной зоны происходит задержка на время выдачи адреса свободной зоны на выходные шины адреса и формирования сигналаИсполненоф,Пусковой сигнал с выхода последнего блока 4 поступает на входы счетчика 8 и блок. 5 управления, Счетчик8 переходит в следующее состояние,сигналы кода состояния с его выходовпоступают на входы дешифратора 9, навыходе которого формируется управляющий сигнал, который поступает навход, накопителя 3 и подключает выходы второго регистра к входам блоков 4.Одновременно сигнал с выхода последнего блока 4 поступает на входблока 5 управления и устанавливаетв ф 1 триггер 19, с выхода которого по тактовому импульсу Т 2 через 65 элементы И 23 и ИЛИ 28 Формируется сигнал фСброс в блоки 4, по которому все триггеры 17 всех блоков 4 устанавливаются в Офф, сигнал с выхода элемента И 23 поступает также на вход элемента ИЛИ 29 и устанавливает в 11 триггер 20, с выхода которого через элемент Й 24 по тактовому импульсу Т 1 формируется сигнал Пускф в блоки 4, по которому на" чинается опрос второго регистра накопителя 3. Таким образом, осущест-, вляется опрос всех регистров накопителя 3, Сигнал переполнения счетчика 8 поступает на выход "Стоп устройства, служит для прекращения поиска свободной зоны памяти и однов" ременно является донесением об отсутствии свободных зон в блоке 1 памяти..По сигналу фВыдатьф без Признака выбора свободной эоны с процессора, на-входе накопителя 3 отсутствует постоянный сигнал. При отсутствии этого сигнала осуществляется через элемент НЕ 33 подключение к входам блоков 4 прямых, а не инверсных выходов регистров 32 накопителя 3, что позволяет осуществлять оперативный поиск занятых. зон блока 1 памяти с выводом информации по сигна-. лу Считывание, формируемому бло-, ком 5 управления при нахождении каж- дого адреса занятой зоны, и одновременной выдачей адресов занятых зон на выходы устройства.Конструктивные особенности предлагаемого технического решения позволяют повысить быстродействие устройства путем введения блоков очередности выбора, позволяющих производить автоматический пропуск адресов занятых зон памяти,а также вследствие того, что время выборки свободных зон памяти определяется только количеством свободных адресов памяти.дешифраторов, а выходы соединены с информационными входами блоков очередности выбора, информационные вы- ходы которых соединены с входами элемента ИЛИ и одними из входов шифра" тора, другие входы которого подключены к выходам второго дешифратора, первый управляющий вход каждого блока очередности выбора, кроме первого, соединен с управляющим выходом предыдущего блока очередности выбора, управляющий выход последнего блокаочередности выбора подключен к входу счетчика и первому входу блока управления, второй вход которого ссединен с выходом элемента ИЛИ.2 Устройство по п. 1, о т л и ч а ю щ е е с я тем, что каждый блок очередности выбора содержит элементы И элемент НЕ и триггеры, причем выход первого элемента И подключен к входу элемента НЕ, выход которого "оединен с одним из входов второго элемента И, а вход - с одним из Входов третьего элемента Й, выход которого подключен к одному из входовпервого триггера, вйход последнего5соединен с одним из входов четвертого элемента И, выход которого под- ключен к одному из входов второготриггера, выход которого соединен содним из входов первого элемента И,другие входы второго и третьего эле 10 ментов И объединены и являются однимиз входов блока, другими входами которого являются другие входы первого.и четвертого элементов И и триггеровса выходами блока являются выходы вто 15 рого и четвертого элементов И.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 557414, кл. О 11 С 8/ОО, 1974.2. Авторское свидетельство СССРР 580556, кл. 6 11 С 7/00, 1976фиг, 7 НИИПИ Закаэ 93 б 8/42 Тираж 622 Подписное лиал ППП "Патентф, г, Ужгород