Устройство для считывания информации из динамической памяти

Оп ИСАНИЕИЗОВРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ СоюзСоветсиинСоциапист 1 тческикРесттубпик п 1982082(22) Заявлено 29. 09. 80 (21) 2988310/18-2 ч тс присоединением заявки И -3 Ъоудорстинный номнтет СССР но двам нэабретеннй н открытнй,66 (088 8) дата опубликования описания 15 12 82 2) Авто изобре) Заявитель54 ) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ ИЗ ДИНАМИЧЕСКОЙ ПАМЯТИкро-.ствамдинами-.римененоупровод 5ных за-,е МПД амяти. тыва нияста- лите- ок твалеменотреб емомуанияяти на 20лемен"ва- клюци и..явлин Изобретение относится к миэлектронике, а именно к устройдля считывания информации изческойпамяти, и может быть ипри создании интегральных пол./никовых динамических оперативпоминающих устройств на основоднотранзисторных элементов иИзвестно устройство для счиинформации, содержащее матрицутических элементов памяти, усили считывания, дешифратор и блуправления1 ,Недостатками такого устройсявляются большая занимаемая этами памяти площадь, большая иляемая мощность.Наиболее близким к предлагаяется устройство для считывформации из динамической памоснове МПД однотранзисторных этов памяти, содержащее формиротели, дешифратор, ключи, схему вчения строки. схему синхрониза 2При работе устройства с выхода блока управления последовательно подаются два управляющих сигнала с задержкой второго относительно первого, равной, как минимум, задержке распространения сигнала по словарной шине, поскольку меньшая величина задержки приводит к ложному срабатыванию устройства. Первый управляющий сигнал поступает с выхода схемы .включения строки,второй - с выхода схемы включения усилителей считывания, задержка второго сигнала относительно первого обеспечивается схемой синхронизации. При этом увеличение задержки между управ- ляющими сигналами увеличивает надежность работы устройства, .но ухудшает его быстродействие. Уменьшение задержки между сигналами увеличивает быстродействие устройства, но при этом увеличивается и вероятность его ложного срабатывания т, 2 3.Недостатком данного устройства является невозможность одновременно9820считывания 82 ф Ва чертеже изображена структурная схема устройства.Устройство содержит полуматрицы 1,и 2 однотранзисторных элементов памяти, соединенных по столбцам разрядными шинами 3 и по строкам - сло- З варными шинами 4. В каждой полуматрице имеется ряд опорных элементов памяти, соединенных по строкам словарными шинами 5 и подключенных по одному к каждой разрядной шине. Уст- ф ройство содержит блок 6 усилителей . считывания,к сигнальным входам каждо го из которых подключены соответствующие разрядные шины первой и второй полуматриц, дешифратор 7 строк, блок 8 предзаряда, выходы которого соединены с входами предзаряда дешифратора, разрядных шин и опорных элементов, первый формирователь 9 включения стро ки, выход которого через ключи 10 сое;фо динен со всеми первыми концами словарных шин, второй формирователь 11 включения усилителей считывания, имеющий два входа. Первый вход 12 формиро. в ателя включения усилителей считыва, ния соединен с вторым концом одной из словарных шин опорных элементов а вто рой вход 13 - с вторым концом другой,еаго повышения надежностии быстродействия.Цель изобретения - повышение быстродействия устройства.Поставлейная цель достигается тем,что устройство для считывания информмации из динамической памяти, содержащее первый формирователь, выход которого соединен с первыми входами ключей, вторые входы которых соединены 1 вс выходами соответствующего дешифратора, а выходы ключей являются выходами устройства, второй формирователь, выход которого соединен суправляющим входом блока усилителейсчитывания, входы которых являютсячисловыми входаМи устройства, входывторого формирователя соединены свыходами соотЬтствующих ключей.Таким образом,достижение поставленной цели обеспечивается подключением входов схемы включения усилителей считывания к вторым концамсловарных шин опорных элементов. Такоеподключение автоматически делаетзадержку вклюцения схемы включенияусилителей считывания равнойвремени распространения сигнала по словарной шине,словарной шины опорных элементов, а выход соединен с: входами управления усилителей считывания.Перед началом считывания устройство выводится в исходное состояние. При этом включен блок предзаряда, й через входы предзаряда разрядные шины заряжаются до одинакового уровня напряжения, в опорных элементах устанавливается опорный уровень напряжения, и ключи дешифратора строк приводятся в открытое состояние. После этого блок предзаряда выключается включается дешифратор строк, и все ключи дешифратора строк, кроме двух, переводятся в закрытое состояние. При этом через один из открытых ключей выход Формирователя включения строк подключен к соответствующей словарной шине элементов памяти, находящейся в одной из полуматриц а через другой открытый ключ выход формирователя включения строк подключен к словарной шине опорных элементов, находящихся во второй полуматрице, После этого включается Формирователь включения строки, и с его выхода через открытые ключи дешифратора строк сигнал начинает распространяться по соответствующим словарным шинам элементов памяти и:.опорных элементов.По мере распространения сигнала по словарным шинам к одному " из выходов каждого из усилителей считывания подключаются элементы памяти, находящиеся в одной полуматрице, к другому входу - опорные элементы, находящиеся,в другой полуматрице, а в результате на входах усилителей считывания устанавливается дифференциальный сигнал, соответствующий хранимой в элементе памяти информации. После тогб, как сигнал достигнет второго конца выключаемой словарной шины опорных элементов, он поступает на один из входов и включает Формирователь включения усилителей считывания, по сигналу с которого усилители считывания усиливают информацию на их сигнальных входах. Поскольку при выборе словарной шины эл ментов памяти, одновременно выбирается из двух словарных шин опорных элементов, формирователь включения усилителей считывания всегда ок зывается включенным либо по одному,либо по другому входу.По истечении необходимого времени выдержки формирователь включенияУстройство для считывания информации из динамической памяти, содержащее первый форнирователь, выход 1 которого соединен с первыми входамиключей, вторые входы которых соединены с выходами соответствующего дешифратора, а выходы ключей являютсявыходами устройства, второй Формиро ватель, выход которого соединен суправляющим. входом блока усилителейсчитывания, входы которых являютсячисловыми входами устройства, о т -л и ч а ю щ е е с я тем, что, с ф целью повышения бытсродействия устройства, входы второго формирователя соединены с выходами соответствующих, ключей. 30 Источники информации,принятые во внимание при экспертизе1. Патент США й 4096584,кл. ЗБ 5-227, опублик. 1978.2. Электроника, 197 б. Г 4,д с.44-52 (прототип). 5 9 строки, формирователь включения усилителей считывания и дешифратор строк выключаются, и включается блок пред- заряда,по сигналам с которого все разрядные шины заряжаются до одинакового уровня напряжения, в опорных элементах устанавливется опорный уровень напряжения, и все ключи дешифратора строк переводятся в открытое состояние.Устройство готово к началу следующего цикла считывания.Надежность работы устройства считывания определяется вероятностью выполнения условия: задержка включения формирователя считывания не меньше задержки сигнала по словарной шине, В случае прототипа из-за технологического разброса параметров компонентов вероятность нарушения этого условия всегда существует,Предлагаемый вариант устройства обеспечивает автоматическое выполнение этого условия, поскольку усилители считывания не могут быть включены до тех пор, пока сигнал не достигнет вторых концов словарных шин.В случае прототипа в величину задержки включения усилителей считывания необходимо вводить запас, обеспечивающий нормальную работу уст. ройства в некотором диапазоне разброса технологических параметров, что ухудшает его быстродействие. Предлагаемый вариант устройства не 82082 6требует введения этого запаса и обеспечивает, таким образом, максимальное быстродействие, поскольку включение усилителей считывания осу 3 ществляется без дополнительной задержки в момент достижения сигналом вторых концов словарных шин. формула изобретенияиал ППП "Патент ород,. ул. Проект ВНИИПИ каз 9721/ 982082 раж 622 Подписно