Запоминающий модуль для постоянной памяти

(щ 991510 ОЙИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(И) М. Кл.з с присоединением заявки М -6 11 С 17/00 Государственный комнтет СССР но дедам изобретений н открытий(72 Авторы изобретения Московский институт электронной техники(54) ЗАПОМИНИСЩИЙ МОДУЛЬ ДЛЯ ПОСТОЯННОЙПАМЯТИ Изобретение относитсяк вычислительной технике,вчастности,к микроэлектронным запоминающим устройствам, иможет быть использовано в устройствахобработки двоичной информации в качестве памяти подпрограмм, табличныхданных, функцйй и преобразователейкодов.Известен запоминающий модуль дляпостоянной памяти, содержащий диодный матричный накопитель, резисторыи две дополнительные шины с диодамидляварьирования разрядности двоичного слова, выходные диодные сборки,дополнительные диоды для форсированного установления исходного состояния 1).Недостатком этого запоминающегомодуля для постоянной памяти является полное отсутствие в нем расширения адреса, что приводит к излишнебольшому количеству внешних выводов,- увеличивает количество паяных соединений прн сборке запоминающегомодуля, снижает его надежность, атакже является ограничивающим факто"ром увеличения степени интеграциизапоминающего модуля,Наиболее близким по техническойсущности к изобретению является запоминающий модуль для постояннойпамяти, который содержит матричныйнакопитель с элементами связи надиодах, катоды, которых объединеныпо столбцам и являются числовычишинами и входами первой группы запоминающего модуля, а аноды объединены по строкам и являются разрядными шинами, которые объединены вгруппы, а группы - в секции, резисторы согласования, одни выводы которыхподключены к разрядным шинам каждойгруппы, а другие выводы соответствую.щих резисторов каждой группы объединены и являются входами второйгруппы запоминающего модуля, диодыразвязки, аноды которых подключенык разрядным шинам каждой группы,а катоды объединены по группам и под.ключены к анодах диодов развязкигрупп, диоды дешифрации, аноды которых подключены к разрядным шинам, акатоды соответствующих диодов дешиф- .рации объединены и являются входамитретьей группы запоминающего модуля,диоды форсирования исходного состояния, катоды которых объединены и являются входом запоминающего модуля,а аноды подключены к выходам запо- ЗО рсинающего модуля.Крометого, запоминающий модуль содержит диоды для варьирования разрядности двоичного слова, аноды кото. рых подключены к разрядным шинам, а катоды - к шинам варьирования разрядности двоичного слова 2).5Недостатком этого запоминающего модуля является большое число диодов дешифрации, что ведет к усложнению запоминающего модуля, следовательно, снижает надежность его функционирования.Целью изобретения является Уменьшение числа диодов дешифрации, следовательно, повышение надежности запоминающего модуля 15Поставленная цель достигается тем, что в запоминающем модуле для постоянной памяти, содержащем матричный накопитель с элементами связи на диодах, катоды которых объеди" 2 О нены по столбцам и являются числовыми шинами и входами первой группы запоминающего модуля, а аноды объединены по строкам и являются разрядными шинами, которые объединены в группы, а группы - в секции, резисторы согласования, одни выводы которых подключены к разрядным шинам каждой группы, а другие выводы соответствующих резисторов каждой группы объединены и являются входами второй группы запоминающего модуля, диоды развязки, аноды которых подключены к разряд. ным шинам каждой группы, а катоды объединены по группам и подключены к. анодам диодов развязки групп, диоды 35 дешифрации, катоды которых объединены с катодами соответствующих диодов других секций и являются входами третьей группы запоминающего модуля, диоды форсирования исходного состоя ния, катоды которых объединены и являются входом запоминающего модуля, аноды диодов дешифрации и диодов форсирования исходного состояния подключены к анодам диодов развяэ ки групп, катоды которых в каждой секции объединены и являются выходами запоминающего модуля.На чертеже приведена электрическая схема предложенного Запоминающего модуля информационной емкостью 1024 (25 бх 4) бит.Запоминающий модуль .для постоянной памяти содержит матричный накопитель 1, разделенный на и секций, где е - разрядность двоичного саова (для случая, приведенного на чертеже, равна 4), с элементами связи на диодах 2, аноды которых подключены к разрядным шинам 3 запоминаю- Ю щего модуля, а катоды - к числовым шинам, которые являются входами 4 первой группы запоминающего модуля, резисторы 5 согласования, диоды б ,развязки, аноды которых и одни вы воды резисторов 5 согласования подключены, к разрядным шинам 3, а другие выводы резисторов согласования - к входам 7 второй группы запоминающего модуля. При этом катоды диодов 8 Форсирования исходного состояния подключены к выводу 9 запоминающего модуля, апоминающий модуль содержит также диоды 10 развязки группы, входы третьей группы 11 и диоды дешифратора 12, катоды которых подключены к шинам 11, причем аноды диодов развязки групп 10 подключены к катодам диодов 6 развязки, а катоды их являются выходами 13 запоминающего модуля. Аноды диодов 12 дешифрации и аноды диодов 8 форсирования исходного состояния подключены к анодам соответствующих диодов 10 развяз- . ки группы, катоды которых объединены в каждой секции.Запоминающий модуль для постоянной памяти работает следующим образом.На одни из входов 4 первой группы М ) подается низкий уровень напряжения, на одни из входов 7 второй группы (У) подается высокий уровень напряжения, а на входы 11 третьей груп. пы (Е) подается комбинация высоких и низких уровней напряжения в зависимости от кода соответствующих раз рядов адреса.В результате из запоминающего аодуля считывается в разрядное двоич,ное слово, значение разрядов которого определяется наличием или отсутствием элементов связи на диодах 2 на пересечении выбранных разрядных проводов и выбранного числового провода. После завершения считывания на вход 9 подается низкий уровень напряжения для форсирования процесса разряда паразитных емкостей выбранных разрядных шинПредложенный запоминакщиймодуль по сравнению с известным содержит значительно меньшее число диодов дешифрации. Так например,для рассмотренного случая, когда емкость моду" ля равна 1024 ( 256 х 4) бита, число диодов дешифрации у известного равно 64 ( 14 х 4 ), а у, предложенного устройства 8 (2 х 4). Это упрощает конструкцию и технологию изготовления запоминающего модуля, в результате чего надежность функционирования запоминающего модуля по сравнению с нзвест ными повышается.Формула изобретенияЗапоминающий модуль для постоянной памяти, содержащий матричный накопитель с элементами связи на диодах, катоды которых объединеныпо столбцам и являются числовымишинами и входами первой группы запоминающего модуля, а аноды объединены по строкам и являются разрядными шинами, которые объединены вгруппы, а группы - в секции, резисто.ры согласования, одни выводы которых подключены к разрядным шинам.каждой группы, а другие выводы соответствующих резисторов каждойгруппы объединены и являются входами второй группы запоминающего модуля, диоды развязки, аноды которыхподключены к разрядньве шинам каждойгруппы, а катоды объединены по группам и подключены к анодам диодовразвязки групп, диоды дешиФрации,катоды которых объединены с катодами соответствующих диодов другихсекций и являются входами третьей группы запоминающего модуля, диодыФорсирования исходного состояния.катоды которых объединены и являются входом запоминающего модуля,о т л и ч а ю щ и й с я тем, что,с целью повышения надежности запоминающего модуля, аноды диодов дешифрации и диодов Форсирования исходногосостояния подключены к анодам диодовразвязки групп, катоды которых в каждой секции объединены и являются выходами запоминающего модуля. Источники ииФормации,принятые во внимание при зкспертиае15 1. Патент СшА В 3671948,кл.340-174.3, опублик. 1972.2. Авторское свидетельство СССР9 726586, кл. 6 11 С 11/00, 1980991510 аж 592 Подписное Филиал ППП "Патент", г,У 1 ИПИ Заказ 146/71 Мд ул.Проектная,