Пасенков

Номер патента: 1619347

Опубликовано: 07.01.1991

Авторы: Куранов, Моторин, Павлов, Пасенков, Трещановский

МПК: G11C 29/00

Метки: оперативной, памяти

...35 на вход 52 разрешения дешифратора 46. Согласно видам управления последовательностью дешифратор . микрокоманд 32 вырабатывает управляю 1619347щие воздействия на входы счетчиков 33 и 34 и на выход 44. Некоторые микро- команды вырабатывают одинаковые управляюцие воздействия. Поэтому сигналы на выходы 53, 54, 44 подаотся через элементы ИЛИ 47-49. Дешифратор 32 формирует на своих выходах 53, 54, 55 и 44 соответственно следующие сигналы:а) сигнал загрузки счетчика 33 микрокоманд, обеспечивающий установку на выходах счетчика информации с пятых выходов регистра 31, причем такая загрузка выполняется в случае перехода по адресу, установленному на пятых выходах регистра 31 по микрокомандам 01 или 10;б) сигнал увеличения счетчика 33...

Номер патента: 1513524

Опубликовано: 07.10.1989

Авторы: Пасенков, Трещановский

МПК: G11C 29/00

Метки: адресной, генерации, накопителей, оперативных, последовательности

...проверяемый сигнал поступает содного из входов мультиплексора 15на его выход и далее на информационный вход триггера 16, причем логическая "1" означает, что условие удов 20 25 летворено. Информация записывается в триггер 16 в конце такта сигналом, подаваемым на вход синхронизации триггера с четвертого выхода блока 7. Результат проверки условия может быть использован в следующем такте работы устройства для выполнения условной микрокоманды.Данные с выходов регистра 3 поступают также на входы первого сдвигателя 10 и выходного регистра 9, запись в который производится в конце такта сигналом с четвертого выхода блока 7. Это обеспечивает подачу адресного кода на выходы устройства и на информационные входы второго сдвигателя 11 с задержкой на...

Номер патента: 1427380

Опубликовано: 30.09.1988

Авторы: Батырев, Орлов, Павлов, Пасенков

МПК: G06F 15/173

Метки: вершины, графа, моделирования

...регистра 9 и в момент времени, который определяется задним Фронтом сигнала разрешения, с выхода элемента ИЛИ 10 осуществляется запись нового "веса" вершины графа в регистр 9.Сигналы разрешения переходов вершин графа сети Петри поступают через элемент ИЛИ 12 на четвертую группу входон коммутатора 4 и на входы второго шифратора 11, На выходе второго шифратора 11 Формируется двоичный код адреса, в соответствии с которым из второго блока 7 памяти выбирается величина кратности выходной дуги, которая поступает на вторую группу входов схемы 8 сравнения. Когда "вес" вершины с регистра 9 равен или больше кратности выходной дуги возникает сигнал, который поступает йа первые входы элементов И 13 группы, Выходной сигнал на одном из элементов И...

Номер патента: 1140236

Опубликовано: 15.02.1985

Авторы: Батырев, Долгушев, Нуров, Пасенков, Черенков

МПК: H03K 3/84

Метки: генератор, потока, пуассоновского

...и второй6 сумматоры по модулю два, элементИЛИ 10, о -1 блоков 11 совпадения, Облок 12 управления, первый выход которого соединен с входом управляемого генератора 1 импульсов, второйвход блока 12 управления соединен свходом разрешения д -разрядного регистра 3 сдвига и первым входом элемента ИЛИ 10, выход которого соединен с входом разрешения счетчика 2импульсов, выход которого соединенс входом формирователя 4 импульсов, рбс входом одновибратора 9 и входомсинхронизации и -разрядного регистра3 сдвига, л -й выход которого соединен с первым входом первого сумматора5 по модулю два, выход которого сое- р 5динен с первым входом второго сумматора 6 по модулю два, выход которогосоединен с входом последовательнойзаписи и-разрядного регистра 3...

Номер патента: 1092568

Опубликовано: 15.05.1984

Авторы: Батырев, Долгушев, Нуров, Пасенков, Черенков

МПК: G11C 29/00

Метки: памяти

...входы второй группы которогоподключены к выходам второй группымногоканального генератора 1 простейших потоков, управляющий вход - ковторому выходу блока 5 управления,а выходы - ко входам контролируемого блока 6 памяти, информационныйвход блока 7 статистической обработки соединен с выходом контролируемого блока 6 памяти, его управляющий вход соединен с третьим выходомблока 5 управления, а выходы с одними входами блока 8 сравнения, другие входы которого подключены к другим выходам блока 5 управления, управляющий вход - к четвертому выходублока 5 управления, а выходы - ковходам блока 9 индикации, управляющий вход которого соединен с пятымвыходом блока 5 управления, шестойи седьмой выходы которого подключены соответственно к...

Номер патента: 982100

Опубликовано: 15.12.1982

Авторы: Батырев, Нуров, Павлов, Пасенков, Черенков

МПК: G11C 29/00

Метки: памяти

...зт блока 3 управления генератор, случайных чисел вырабатывает независимые простейщие случайные потоки двоичных сигналов со средним зна 50 чением щ и среднеквадратическим отклонением 0, Тактовая частота генера.тора 1 соответствует рабочей частоте контролируемого полупроводникового ОЗУ, Экспоненциальное распределефф ние простейиих случайных потоковнаиболее близко соответствует характеру распределения информационныхпотокбв в реальных условиях работы ОЗУ,5. -9821Далее случайные потоки двоичных: сигналов поступают на блок 2, который по команде с блока 3 управления, в зависимости от типа контролируемого ОЗУ, организует временные задержки по каждому каналу для Формирова; ния требуемой временной диаграммы контроля. Крома того, блок 2 реализует...