Устройство для контроля памяти

72) Авторы изобретен Солнцев И. Савин Дру(5 Й) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯ лок, элементы И,адежконт" е Изобретение относится к запоминающим устройствам и может быть ис"пользовано для контроля информационных трактов "память-канал", "памятьпроцессор",Известно устройство для контроляпамяти, содержащее счетчик адресов,блоки сравнения, блок управления,регистр, элементы И, ИЛИ, НЕ 1,Недостаток этого устройства заключается в том, что оно не контролирует формат вводимого или выводи"мого сообщения, т.е. не обеспечиваетдостаточную полноту контроля, а так"же не обеспечивает контроль блока па"фмяти в рабочем режиме при непосредственном обмене с каналом.Наиболее близким по техническойсущности к предлагаемому являетсяустройство для контроля памяти, содержащее адресный счетчик, первый ивторой регистры, блок сравнения, блокконтроля по четности, коммутатор,суммирующии бИЛИ 2.В этом устройстве обеспечивается, обнаружение одиночных и кратных ошибок только при считывании информациипутем образования контрольных сумммассивов и сравнением их с эталоннымзначением. Оно не,обеспечивает конт"роль информации в режиме записи, конто . роль формата обрабатываемого сообще"ния и сообщение оператору символовошибок с их разделением по видам и суказанием знакомест их возникновения,.что снижает глубину и полноту конт"роля, может привести к искажению текстового сообщения и, следовательно,снижает надежность устройства,Цель изобретения - повышение н ности устройства и достоверности: роля памяти в режимах считывания записи информации при реальной ра с каналом.31 4ляющими входами элементов ЗАПРЕТ, вы"ходы шифратора соединены с Одними извходов элементов ИЛИ второй группы,другие входы которых соединены с выходами второго коммутатора и элементов ЗАПРЕТ, один из входов пятогоэлемента И соединен с нулевым выхо"дом первого триггера, выход второгоэлемента И подключен к одному из входов второго элемента ИЛИ, другие входы первого коммутатора соединены свыходами элементов НЕ и элементов ИЛИпервой группы, второй вход третьегоэлемента И, другие управляющие входыэлементов И группы и второго коммутатора, другие входы пятого элемента Ии второго элемента ИЛИ, третий входвторого элемента И и входы элементов ИЛИ первой группы являются другими входами устройства, другими выхо-даии которого являются выходы эле"ментов И второй группы и пятого элемента И,3 9858Поставленная цель достигается тем, что В устройство для контроля памяти, содержащее первый регистр, выходы которого подкпючены к одним из входов схемы сравнения, другие входы которой з соединены с выходами счетчика, сумматор, блок контроля по четности, первый коммутатор, элементы И и ИЛИ, причем входы первого регистра и счетчика являются одними из входов устройства, . 0 одними из выходов которого являются выходы счетчика, введены группа эле" ментов задержки, триггеры, второй коммутатор, Формирователь импульсов, элементы НЕ, шифратор, элементы ЗАПРЕТ, группы элементов ИЛИ, элемент задержки, дополните 1 ьный элемент И и группа элементов И, причем выход схемы сравнения соединен с единичным входом первого триггера, единичный выход которого соединен с первыми входами первого и второго элементов И, и одними из входов коммутаторов и первого элемента ИЛИ, выход первого элемента И соединен с единичным входом второго 25 триггера, нулевой выход которого соединен с первым входом третьего элемента И и с вторым входом второго элемента И, единичный выход второго триггера соединен с первым входом четвертого элемента И и входом элемента задержки, выход первого элемента ИЛИ подключен к входу формирователя им" пульсов, выход которого соединен с вторыми входами первого и четверто го элементов И и управляющим входом второго регистра, выходы элементов ИЛИ первой группы соединены с входами блока контроля по четности, элементов НЕ и элементов задержки группы, выходы 40 которых соединены с информационными входами элементов ЗАПРЕТ, выходы первого коммутатора соединены с одними из входов сумматора, выходы которого. подключены к информационным вхо дам второго регистра, выходы которого соединены с информационными входами элементов И группы и другими входами сумматора и второго коммута" тордр Одни из управляющих. ВхОдОВ зле 50 ментов И группы соединены с выходом элемента задержки, а выходы подключены к входам дополнительного злемен" . та И, выходы третьего и четвертого элементов И и дополнительного эле мента И соединены с входами шифратора и другими входами первого элемента ИЛИ, выход которого соединен с управНа чертеже изображена структурная схема устройства для контроля памяти,Устройство содержит первые адресные входы 1, вторые адресные входы 2, вход 3 прерывания от канала,вход 4 признака информации, информационные входы 5, управляющий зход 6"Режим-чтение", информационные выхо"ды 8, вход 9 канала "Считать", вход 10канала "Записать"; первь 1 й регистр 11схему 12 сравнения, первый триггер 13,первый элемент И 14, второй триггер 15,второй элемент И 16, второй коммутатор 17, третий элемент И 18, четвертый элемент И 19, пятый элемент И 20,первый элемент ИЛИ 21, второй элемент ИЛИ 22, первую группу элемен"тов ИЛИ 23, вторую группу элементов ИЛИ 24, Формирователь 25 импульсов, элемент 26 задержки, блок 27контроля по четности, элементы НЕ 28,перВый коммутатор 29, сумматор 30,второй регистр 31, дополнительныйэлемент И 32, имеющий выход 33, груп"пу элементов И 34, группу элементов 35задержки, группу элементов ЗАПРЕТ 36,шифратор 37, счетчик 38. К входам ивыходам устройства подключаетсяблок 39 контролируемой памяти,Устройство работает следуоцим образом.В режиме записи информации от внеш"него управляющего устройства - кана5 985 ла (не показан по входу 10 поступает потенциальный управляющий. сигнал "Режим-запись на вход элементов И 31 и подготавливает их к открыванию. Перед, записью массива информации с 5 байтом эталонной контрольной суммы в устройство по адресным входам 1 поступает код конечного адреса массива в регистр 11, определяющий формат массива, т.е. его нижнюю границу в ф области памяти, в которой должен размещаться вводимый массив информации. Код верхней границы области памяти вводится в счетчик 38 по входам 2. С выходов регистра 11 код конечного адреса подается на входы схемы 12 сравнения. Массив информа" ции побайтно поступает на входы 5, при этом каждый байт сопровождается признаком информации, например им" 20 пульсом сопровождения, который подается на вход М. Байт информации по входу 5 через элементы ИЛИ 23 поступает в блок 27 контроля по четности, на входы коммутатора 29, на входы эле-, ментов НЕ 28 и входы элементов 35 задержки. В блоке 27 байт инФормации проверяется по четности для выявления одиночных ошибок. В случае, если чет" ность байта отличается от четности, 3 О признанной правильной для устройства, блок 27 Формирует сигнал ошибки, который поступает на соответст. вующий вход шифратора 37 и элемен- та ИЛИ 21, В процессе поступления Зз массива информации элемент И 18 подготавливается к открыванию потенциальным сигналом с нулевого выхода триггера 15 и обнаруживает отклоне" ния Формата сообщения в меньшую сто рону. В случае прерывания передачи информации из внешнего устройства по входу 3 поступает сигнал прерывания, который открывает элемент И 18. С выхода элемента И 18 выдается сигнал 45 ошибки, который свидетельствует об отклонении формата сообщения в мень" шую.сторону и подается на соответствующий вход шифратора 37 и элемента ИЛИ 21. Ы му счетчиком 38, После записи каждо"го байта информации блок 39 памятивыдает импульс на счетный вход счетчика 38 и увеличивает содержимоесчетчика на единицу, после чего состояние счетчика 38 определяет адресзаписи следующего байта информации,Код с выходов счетчика 38 подаетсяна входы схемы 12 сравнения. По окончании передачи всего массива информации коды в регистре 11 и счетчике 38совпадают, схема 12 сравнения выдаетсигнал, который устанавливает триггер 13 в единичное состояние. Триг"гер 13 подготавливает к открываниюэлементы И 1 В и 16, закрывает эле"мент .И 20, подключает коммутатор 29к элементам НЕ 28, отключает его отэлементов ИЛИ 23, через элемент ИЛИ 21воздействует на запрещающие входыэлементов ЗАОРЕТ 36 и закрывает ихэлементы И 16 и 20 работают в режи"ме чтения, Срабатывание триггера 13:свидетельствует о записи последнего,байта массива информации и о готовности устройства к приему эталонно"го кода контрольной суммы, Код койт".рольной суммы, как и любой байт сообщения, поступает через входы 5 наблок 27, на элементы НЕ 28 и через Для обнаружения кратных ошибок всообщении в устройстве производитсявычисление суммы байтов сообщения исравнение ее с эталонной контрольнойсуммой, байт которой поступает в конце фсообщения. В исходном положении кои.мутатор 29 отключен от элементов НЕ 28и подключен к выходам элементов 831 6ИЛИ 23, Поэтому каждый байт информации через коммутатор 29 подается на одни из входов сумматора 30, где складывается с результатом предыдуще" го суммирования, поступающего на дру" гие входы сумматора 30 для первогобайта с числом О) . Значение суммы поступает в регистр 31. Запись информации в регистр 31 производится им" пульсом, который формируется форми" рователем 25 по заднему Фронту сигнала сопровождения информации. С выхода регистра 31 код суммы подается навходы сумматора 30 для суммированияего со следующим байтом информации,на входы элементов И ф, которыеработают только з режиме записи, ина входы коммутатора 17. При отсутствии ошибок каждый байт информациипоступает через элементы 35 задержки,открыты элементы ЗАПРЕТ 36 и элементы ИЛИ 2 М по выходам 8 на информационные входы блока 39 памяти. Записьинформации в блок 39 памяти произво"дится синхроимпульсами "Записать",которые поступают по входу 10 от канала, Информация записывается в блок 39 памяти по адресу, указываемо7 985элементы 35 задержки - на входы элементов ЗАПРЕТ 36.тТак как элементы ЗАПРЕТ 36 закрыты,то код контрольной суммы, не являющийся отображаемой оператору информацией, в блок 39 памяти не записывается. В элементах НЕ 28 код контрольной суммы инвертируется, и инверсноезначение этой суммы через коммутатор 29 поступает в сумматор 30, гдесуммируется с суммой байтов принятого сообщения. В случае, если обе суммы совпадают, сумма их прямого.и инверсного значения представляет собойкод с единицами во.всех разрядах иэтот код устанавливается в регистре 31. При несовпадении контрольныхсумм, т.е. при наличии кратных ошибоквмассиве, содержимое регистра 31 отлично от единиц во всех разрядах, от ,20единичного кода. Импульс формирователя 25, сформированный по заднемуфронту признака байта контрольной сум"мы, считывает код с выхода регистра 31, который поступает на элементы И 34.При этом Фиксируется только единичное значение входного кодаи вэтом, случае не Формируется сигналошибок. В случае, когда входной код З 0отличен от единичного, формируетсясигнал ошибки контрольной суммы, который с выхода 33 элемента И 32 поступает на соответствующий вход шифратора 37 и элемента ИЛИ 21,35 Одновременно импульс формирователя 25 открывает элемент И 14 и уста" навливает триггер 15 в единичное состояние, который Фиксирует прием кода40 контрольной суммы. Триггер 15 сигналов с единичного выхода через элемент 26 задержки и элементы И 34 считывает код регистра.31 на входы элементов И 34 и элемент И 32 выдает сигнал ошибки на выход 33.45 Кроме того, триггер 15 подготавливает к открыванию элемент И 19, который обнаруживает отклонение Формата со" общения в большую сторону. В случае, если в устройство после байта конт 50 рольной суммы поступают дополнитель" ные байты информации, т.е. если число байтов в массиве превышает число, заданное конечным адресом в регистре 11, импульс с формирователя 2555 открывает элемент И 19. На выходе элемента И 19 Формируется сигнал ошибки, свидетельствующий об откло 831 8 нении формата сообщения в большую сторону, который поступает на вход шифратора 37.При возбуждении одного иэ входов шифратора 37 на его выходах формируется код ошибки, например код "Забой" с признаком,мигания,а на выходе элемента ИЛИ 21 " сигнал, который закрывает элементы ЗАПРЕТ 36 и препятствует прохождению соответствующего ошибочного байта информации в блок 39 памяти. Одновременно код сигнала ошибки через элементы ИЛИ 24 по выходам 8 устрЬйства записывается в блок 39 памяти по адресу, определяемому счетчиком 38 в момент формирования ошибки. При отображении информации (;чератору коды из блока 39 памяти считываются внешним устройством, при этом в соответствующих знакоместах индикатора оператор видит символы ошибок,В режиме чтения информации от внешнего устройства по входу 7 поступает потенциальный управляющий сигнал "Режим-чтение" на управляющий вход ком" мутатора 17 и подготавливает его к открыванию. В режиме чтения границы считываемого массива информации иэ блока 39 памяти также задаются кодами адресов в регистре 11 и счетчике 38. Считывание байтов информации производится тактовыми импульсами "Считать", которые поступают от канала по входу 9 через элемент И 20, управляемый потенциалом с нулевого выхо. да триггера 13, на соответствующий вход блока 39 памяти, По каждому тактовому импульсу чтения блок 39 памяти выдает байт информации, сигнал сопровождения и импульс на счетный вход счетчика 38. Счетчик 38 в режиме чте" ния работает так же, как и в режиме записи. Сигнал сопровождения для каждого байта подается с выхода блока 39 памяти через элемент ИЛИ 22 на формирователь 25 импульсов. Считанный байт информации поступает через элементы ИЛИ 23 так же, как и при записи, на входы элементов НЕ 28, коммутатора 29, элементов 35 задержки и блока 27 контроля по четности, При отсутствииошибок каждый считанный байт информации поступает черезэлементы 35 задержки, элементы ЗАПРЕТ 36 и элементы ИЛИ 24 по выходу 8в канал. Контроль каждого байта по четнос"ти и контроль формата сообщения в ре9 985 жиме чтения производится так же, как и в режиме записи. Контрольная сумма в режиме чтения формируется после чтения всего массива и выдается в ка" нал следующим образом, %После считывания всего массива . совпадают коды адресов в счетчике 38 и регистре 11, срабатывают схема 12 сравнения и триггер 13. Триггер 13 . подготавливает к открыванию эле мент И 16 и закрывает элемент И 20. При этом тактовые импульсы "Считать" блокируются элементом И 20 на входе блока 39 памяти и считывание информации прекращается. К этому моменту в 1 ф сумматоре 30 уже находится контрольная сумма считанного массива информации, Очередной тактовый импульс "Считать" поступает по входу 9 на элемент И 16, открывает его и подается в затем через элемент ИЛИ 22 на формирователь 25 импульсов. Импульс с выхода формирователя 25 устанавливает через элемент И 11 в единичное состояние триггер 15, который закрывает элемент И 16. Одновременно импульсом формирователя 25 контрольная сумма из сумматора 30 записывается в регистр 31, с выхода которого она подается через коммутатор 17 и элемен- ЗВ ты ИЛИ 21 по выходу 8 в канал, где сравнивается с эталонной суммой считанного массива информации.В режиме чтения коды ошибок так" же Формируются при возбуждении соот- зз ветствующих входов шифратора 37, с выхода которого они поступают че" рез элементы ИЛИ 2 ч по выходу 8 в канал.Таким образом, предлагаемое уст" 40 ройство обеспечивает контроль памяти с обнаружением одиночных и кратных ошибок информации и отклонения формата сообщения от заданного в режимах записи и чтения, разделение оши з бок по их видам и вывод кодов оши" бок в канал, что повышает достоверность, контроля памяти. Формула изобретения Устройство для контроля памяти, со держащее первый регистр, выходы которого подключены к одним из входов схемы сравнения, другие входы кото" фф рой соединены с выходами счетчика, . сумматор, блок контроля по четности, первый коммутатор, элементы И и ИЛИ. 831 10причем входы первого регистра исчетчика являются одними из входовустройства, одними из выходов которого являются выходы счетчика, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности устройства;, в него введены группа элементов задержки, триггеры, второй коммутатор,формирователь импульсов, элементы НЕ,шифратор, элементы ЗАПРЕТ, группыэлементов ИЛИ, элемент задержки,дополнительный элемент И и группаэлементов И, причем выход схемы сравнения соединен с единичным входом пер".вого триггера, единичный выход кото"рого соединен с первыми входами первого и второго элементов И, и однимииз входов коммутаторов и первого эле"мента ИЛИ, выход первого элемента Исоединен с единичным входом второготриггера,. нулевой выход которого со"единен с первым входом третьего элемента И и с вторым входом второгоэлемента И, единичный выход второготриггера соединен с первым входомчетвертого элемента И и входом элемента задержки, выход первого элемента ИЛИ подключен к входу формирователя импульсов, выход которого соединенс вторыми входами первого и четвертого элементов И и управляющим входомвторого регистра, выходы элементов ИЛИпервой группы соединены с входамиблока контроля по четности, элементов НЕ и элементов задержки группы,выходы которых соединены с информаци"онными входами элементов ЗАПРЕТ, вы"ходы первого коммутатора соединеныс одними из входов сумматора, выходыкоторого подключены к информационнымвходам второго регистра, выходы кото"рого соединены с информационными вхо"дами элементов И группы и другими вхо"дами сумматора и второго коммутатора,одни из управляющих входов элемен"тов И группы соединены с выходом эле"1мента задержки, а выходы подключенык входам дополнительного элемента И,выходы третьего и четвертого элемен- О тов 11 и дополнительного элемента Исоединены с входами шифратора и други",ми входами первого элемента ИЛИ, вы"ход которого соединен с управляющимивходами элементов ЗАПРЕТ, выходы шифратора соединены с одними из входовэлементов ИЛИ второй группы, другиевходы которых соединены с выходамивторого коммутатора и элементов ЗА 11 985831 12ОРЕТ, один из входов пятого элемен- элементов ИЛИ первой группы являютсята И соединен с нулевым выходом перво- другими входами устройства, другимиго триггера, выход второго элемен- выходами которого являются выходыта И подключен к одному из входов элементов И второй группы и пятоговторого элемента ИЛИ, другие входы 5 элемента И.первого коммутатора соединены с вы"ходами элементов НЕ и элементов ИЛИ Источники информации,первой группы, второй вход третьего принятые во внимание при экспертизеэлемента И, другие управляющие вхо- , 1. Авторское свидетельство СССРды элементов И группы и второго ком- ф У 754483, кл. С 11 С 29/00, 1974,мутатора, другие входы пятого эле" 2, Авторское свидетельство СССРмента И и второго элемента ИЛИ,тре- й 714503, кл.11 С 29/00, 1977тий вход второго элемента И и входы (прототип),