Элемент памяти

(71) Заяви Моско институт электронно ТИ Н: (54) Э ь иск. водниковых зало ольшой информа ользовано в полупаюших устройст юхонной емкости.Известен элемен т памяти а ши. од диодовчерез ой т ехомяти, сое транр транзисервая и 20 вто та памятивенно "ки, катоды ве ргогооединены ио оттки,ы кото; х зобретение относится к цифров ительной технике и .может быть первый и второй и -р- и транзист эмиттеры которых соединены с об ной, а коллекторы соединены с ка соответственно первого и второго Шоттки, аноды которых соединены диоды с управляющими шинами и ш питания 1 .Недостаткам этого элемента па является относительно низкая пом устойчивость.Известен также элемент па держаший первый и второй и-рзисторы, первый и второй р торы и четыре диода Шоттки, и вторая шины управления элемен соединены с анодами соответст первого и второго диодов Шотт которых соединены с анодами сост венно третьего и четвертого диодов Шоттки, катоды которых соединены с коллекторами соответственно первего и второго и-р- и. транзисторов, базы которых соединены с коллекторами соответственно первого и второго р-д-р транзисторов, базы которых соединены с шиной смешения, а эмиттеры о- р- п транзисторов соединены с обшей шиной 12) .Недостатком известного элемента памяти является относительно низкая достоверность функционирования.Цель изобретения - повышение достоверности функционирования.Поставленная цель достигается тем, что в элементе памяти, содержащем первый и второй и-р-и транзисторы, первый и второй р- п- р транзисторы и четыре диода Шоттки, первая и вторая шина управления элемента памяти соединены с анодами соответственно первоюрого диодов Шоттки, катоды кото единены с анодами третьего и чеи Р РК Й 1 Э где ерш о, Ы 3 9783с коллекторами первого и второго п-Р-итранзисторов, базы которых соединеныс коллекторами соответственно первого ии второго р-о-р транзисторов, базы которых соединены с шиной смешения, аэмиттеры - р-и транзисторов соединеныс обшей шиной, базы первого и второгои-рп транзисторов соединены с катодамисоответственно первого и второго диодовШоттки, а эмиттеры первого и второго 1 ф- и- Р транзисторов соединены соответственно с второй и первой шинами управления.На фиг. 1 показана структурная схема элемента памяти; на фиг, 2 - тополо- цгия элемента памяти при его реализациив виде интегральной схемы; на фиг. 3 разрез А-А на фиг, 2,Элемент памяти содержит первый 1 ивторой 2 п-Р- и транзисторы, первый 3 2 Ои второй 4 р-и-р транзисторы и четыредиода Шоттки 5 - 8, первая 9 и вторая10 шины управления элемента памятисоединены с анодами соответственно пер-вого 5 и второго 6 диодов Шоттки, ка- дтоды которых соединены с анодами соответственно третьего 7 и четвертого 8диодов Шоттки, катоды которых соединеныс коллекторами соответственно первого1 и второго 2 и- Р- п транзисторов, базыкоторых соединены с коллекторами соответственно первого 3 и второго 4 р- о- ртранзисторов, базыкоторых соединены сшиной 11 смешения, а эмиттеры и-р-итранзисторов соединены с обшей шиной,которая соединена с шиной смешения, базы первого 1 и второго 2 и-Р-и транзисторов соединены с катодами соответственно первого 5 и второго 6 диодовШоттхи, а эмиттеры первого 3 и второго4 р- и-р транзисторов соединены соответственно с первой 9 и второй 10 шинамиуправления,Выполнение шины 11 смешения в видеединого соединения с обшей шиной удобно при реализации в виде интегральнойсхемы, в этом случае элемент работаетпри нулевом смешенйи.Элемент памяти работает следуюшимобразом.В режиме считывания информации равные токи считывания 1, втекают иэ шин9 и 10 в элемент памяти. Предположим,что элемент памяти находится в состоянии,когда транзистор 3 насыщен и коллекторным тохом насышает транзистор 1. Топда транзистор 2 работает в нормальномактивном режиме, но ток через него практически не проходит,так как напряжение 28 4на р-п-переходе эмиттер-база этого транзистора меньше граничного напряжении отпирания Р-о-перехода эмиттер-база Ч - гЭО,ГР Транзистор 4 также работает в нормальном активном режиме. Диод 7 открыт, а диод 8 закрыт. Ток через диод 6 практически отсутствует, так как напряжение на диоде равно напряжению между коллектором и эмиттером насышенного транзистора 3 и меньше граничного напряжения отпирания диода Шоттки Мщ . Таким образом, практически весь ток считывания 1 Ф из шины 10 протекает через на/сышенныа транзистор 3, а ток считывания 1 из шины 9 распределяется между транзистором 4, работающим в нормальном активном режиме, и открытым диодом 5, Полезный сигнал считывания (разность потенциалов на шинах) вознихает за счет разности токов эмиттеров диодов р -и-р транзисторов и равен полезный сигнал считывания(разность потенциалов на шинах 9 и 10)темпе ратурный потенциал;нормальный коэффициент усиления. по току и- р- и транзисторов в схеме включения с обшей базой;нормальный и инверсный коэффициент усиления по токуР-и-Р транзисторов в схемевключения с обшей базой;ток считывания, втекаюший изшины 9 или 10 в элемент памяти;Э - часть тока считывания З,о, протекаюшая через открытый диод 5.Из приведенного выше выражения следует, что полезный сигнал считывания тем, больше, чем большая часть тока считывания 2 протекает через открытый диод 5. Соответственно, если весь ток разрядной шины протекает через транзистоо 4, работающий в нормальном активном режиме, то полезный сигнал считывания минимален.Введение шунтируюших диодов 5 и 6 позволяет увеличить полезный сигнал считывания в 5-8 раз. Диоды 7 и 8 введены для уменьшения логической разности потенциалов в триггерных узлах элемента памяти, что позволяет обеспечить высокоеформула изобретения10 5 9783 быстродействие элемента памяти. Кроме того, диоды 7 и 8 служат для согласования логических уровней в раздгщых элементах памяти при объединении их в накопителе. Сумма падений напряжения на открытых диодах Шоттки 5 и 7 должна быть примерно равна падению напряжения на открытом р-и-переходе эмитте 1 ибаза ,р- и-р транзистора,Режим хранения информации аналогичен режиму считывания, с тем лишь отличием, что токи хранения, втекаюшие из шин 9 и 10 в элемент памяти, обычно на 2-3 порядка меньше токов считывания.В режиме записи информации через 5 одну из шин (например шину 9) в элемент памяти втекает ток записи, равный току считывания, ток в другой разрядной шине (в данном случае в шине 10) отключается20 или существенно уменьшается. При этом транзистор 4 насыщается и коллекторным током переводит транзистор 2 иэ нормального активного режима в режим насыщения Транзисторы 1 и 3 выходят иэ режима25 насыщения и переходят в нормальный активный режим, Диоды 5 и 7 перестают проводить ток, а диоды 6 и 8 открываются.На фиг. 2 показаны поперечное сечение интегральной структуры и эскиз топо 30 логии инжекционного элемента памяти. Область р 12 является подложкой, й+ область 13 является эмиттерами и - р - и транзисторов 1 и 2, р -область 14 явля, ется анодом диода Шоттки 5, металл 15 ЗЗ является катодом диода Шоттки 5, р+ область 16 является эмиттером р-о-р транзистора 4, п -область 17 является базой ;р-и-р транзистора 4, р -область 18 является анодом диода Шоттки 7, металл 19 является катодом диода Шоттки 7, р+область 20 является одновременно коллектором р-и-р транзистора 4 и базой и-р-и транзистора 2, ообласть 21 является коллектором и -р-п транзистора 2, фИспользование диодов Шоттки, шунтирующих р-и- р транзисторы, и согласующих диодов Шоттки, позволяет увеличить , полезный сигнал считывания информации и повысить помехозащищенность и быстро-Я 28 6действие элемента памяти. 11 ричем полезный сигнал считывания и помехозашишенность возрастают в 5-8 раз, а быстродействие в 1,2-2 раза, в результатечего возрастает достоверность функционирования элемента памяти,Элемент памяти, содеркаший первый и второй т 1-р- и транзисторы, первый и второй р-п-р,транзисторы и четыре диода Шоттки, первая и вторая шина управления элемента памяти соединены с анодами соответственно первого и второго диодов Шоттки, катоды которых соединены с анодами третьего и четвертого диодов Шоттки, катоды которых соединены с коллекторами первого й второго и-р-в транзисторов, базы которых соединены с коллекторами первого и второго транзисторов, базы которых соединены с шиной смещения, а эмиттеры т-р-и транзисторов соединены с общей шиной, о т л и ч а ю щ и й с я тем, что, с целью повышении достоверности функционирования, базы первого и второго в-р-и транзисторов соединены с катодами соответственно первого и второго диодов Шоттки, а эмиттеры первого и второгор "-ртранзисторов соединены соответственно с второй и первой шинами управления. Источники информации,принятые во внимание при экспертизе1. Патент США М 3849675,кл. 307-292, Н 03 3/286, 1975,2. Заявка фРГ М 2556833,кл, 6 11 ( 11/40, 1980 (прототип).Примечание; прототип измененв связи с выявлением технического решения, более близкого к предложенному по совокупностиконструктивных при знаков,