Подрубный

Номер патента: 1807476

Опубликовано: 07.04.1993

Авторы: Батюк, Бондарь, Грицык, Демидов, Луцык, Паленичка, Подрубный, Семашко

МПК: G06F 7/06

Метки: вычисления, экстремумов

...элементов задержки, три элемента задержки, вторая и третья группы элементов И, блок выбора номера числа, выполненный на ПЗУ, и сумматор, причем первый информационный вход устройства соеди нен с информацинными входами первого входного рег истра. а второй и третий инфор мационные входы устройства соединены с инфоРмационными входами первых групп45торого соединены с первыми входами элементов И третьей группы, выходы которых соединены с входами третьей группы сумматора, выходы которого являются выходами экстремума устройства, выход50 результата сравнения первого компараторного переключателя соединен с входом пер. вого элемента задержки, выход которогосоединен с входом второго элемента задер.жки, выход которого соединен с первым вхо.дом блока...

Номер патента: 1805463

Опубликовано: 30.03.1993

Авторы: Грицык, Луцык, Паленичка, Подрубный, Семашко, Чернуха

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...первой строки 1.2 - 1.8 и в первый блок анализа 1 записываются соответствующие разряды входных операндов А(г+1), В(г+1), С(г+1), на выходах Ч 1 - ЧЗ первого блока анализа формируются сигналы переносов Р 1 дв. Р 1 дс и Р 1 всг+1 г+1 г+1 Далее обработка происходит конвейерным образом, причем в (г+2)-м такте на выходах блока анализа 1 формируются сигналы Р 1 дв, Р 1 дс, Р 1 г вс. на выходах блокаг+1 анализа 2 формируются сигналы Р 2 дв Р 2 г дс, Р 2 вс, на выходах блока анализа 3 формируются сигналы РЗгдв, РЗдс, РЗвс, и т,д, В (г+7)-м такте на выходах Ч 1 - ЧЗ блока анализа 8 формируются сигналы переносов Р 8 дв, Р 8 гдс, Р 8 вс(которые, как отмечалось выше, являются инверсными значениями знаков соответственно разностей А(г)-В(г),...

Номер патента: 1797116

Опубликовано: 23.02.1993

Авторы: Авгуль, Захаров, Подрубный, Торбунов

МПК: G06F 7/72

Метки: арифметическое, модулю, три

...сложения по модулю три:В - 2Ь 1+ Ь 2 = (Х+У)гпооЗ;на выходах 30 и 31 - соответственно разряды с 1 и с 2 результата операции вычитания по модулю три;С =2 с 1+ с 2 = (Х-У)гподЗРабота устройства поясняется приводимой таблицей,Таким образом, арифметическое устройство выполняет одновременно операции сложения, вычитания и умножения по модулю три над двухразрядными двоичными операндами.Формула. изобретения Арифметическое устройство по модулютри, содеожащее первый и второй элементы И, первый и второй элементы И-НЕ, первый 5 и второй элементы НЕРАВНОЗНАЧНОСТЬ,первый элемент РАВНОЗНАЧНОСТЬ, с первого по четвертый входы устройства, и ричем первый вход первого элемента И-Н Е соединен с первым входом устройства, тре тий вход которого соединен с...

Номер патента: 1783519

Опубликовано: 23.12.1992

Авторы: Кряжев, Подрубный

МПК: G06F 7/52

Метки: двоичных, разрядных, умножения, чисел

...коммутаторовпри работе устройства, представленнаяна фиг. 12, поясняет работу коммутатора.Устройство для умножения 8-разрядныхдвоичных чисел (фиг. 1) включает регистрмножимого 1, сдвиговый регистр множителя 2, распределитель 3 сигналов, блок перемножения 4 два блока суммированиячастичных произведений 5 и 6, коммутатор7 и 7-разрядный регистр 8 задержки, причемвход множителя 9 устройства соединен синформационным входом сдвигового регистра множителя 2, выходы 2,1-2,8 сдвигово-,го регистра множителя 2 соединенысоответственно со входами 4 Л,8 разрядов множителя блока перемножейия 4, входмножимого 10 устройства соединен с информационными О-входами триггеров 1.11,8 регистра множимого 1, входы Чразрешения записи которых соединены соответственно...

Номер патента: 1783516

Опубликовано: 23.12.1992

Авторы: Авгуль, Костеневич, Лазаревич, Подрубный, Терешко

МПК: G06F 7/50

Метки: коде, последовательном, сложения, четырех, чисел

...которого соединен с информационным входомпервого триггера, а третий вход соединен свыходом переноса второго однораЗрядногодвоичного сумматора, выход суммы которого соединен с выходом устройства,5 10 рядные регистры 13, 14, 15 и 16 для хранения и-разрядных операндов, участвующие в сложении и сдвигающий п+2)-разрядный регистр результата,Информационные входы устройства 7, 8 и 9 соединены с входами сумматора 1, Информационный вход 6 соединен с .первым входом сумматора 2, вход переноса которого соединен с выходом первого триггера 4, второй вход сумматора 2 соединен с выхо 20 дом суммы сумматора 1. Выход триггера 5 соединен с первым входом сумматора 3, второй вход которого соединен с выходом переноса первого сумматора 1, вход переноса...

Номер патента: 1741126

Опубликовано: 15.06.1992

Авторы: Авгуль, Егоров, Подрубный, Терешко

МПК: G06F 7/04

Метки: пороговое

...единиц в девятиразрядном входном информационном слове. Формула изобретения Пороговое устройство, содержащее четыре элемента И-НЕ, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности работы порогового устройства, в него введены десять элементов ИЛИ-НЕ, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент НЕ, причем первые входы первого и второго элементов ИЛИ-НЕ подключены к первому 5 10 15 20 25 30 35 40 45 50 55 разряду информационного входа порогового устройства, второй вход первого элемента ИЛИ-НЕ и первый вход третьего элемента ИЛИ-НЕ подключены к второму разряду информационного входа порогового устройства, вторые входы второго и третьего элементов ИЛИ-НЕ подключены к третьему разряду информационного входа порогового...

Номер патента: 1709398

Опубликовано: 30.01.1992

Авторы: Белоус, Бондарь, Гриневич, Демидов, Подрубный, Семашко

МПК: G11C 29/00

Метки: регистра, самоконтроля, сдвигового

...контрольной последовательности, и зта сравнение осуществляется пааазрядца, Таким образом, для реализации сиоссба-прототипа необходимо иметь регистр дпя хранения эталонной контрольной последовательности и гп схем порэзрядцага сравнения,В данном способа этот термин означает проверку оыпалняемасти какого-либо условия, например что все гл полученных контрольных сигналоо разные. Проверка такого условия реализуется, например, одной схемой "Исключаощее ИЛИ" без использования регистра хранения эталона. Для СБИС, проектируемых со свойствами отказоустойчива;ти, т.,е, содержащими встроенные срество контроля, диагностики и реконфигурации, вопросы построения схем контра. пя минимальной структурной сложности явлГются исклОчитепьно важными,...

Номер патента: 1707755

Опубликовано: 23.01.1992

Авторы: Авгуль, Егоров, Подрубный, Терешко

МПК: H03K 19/00

Метки: два, пороговое, порогом

...68 и 69, Нэ выходной шине 77 (исток транзистора 70) реализуется функция равнозначности, нэ выходной шине 78 (исток транзистора 69) - функция неравнозначности сложения по модулю два),Элемент НЕ (фиг.7) собран на одном переключательном 79 и одном нагрузочном 80 МОП-транзисторах, включенных между шинами 81 и 82 питания. Входная шина 83 соединена с затвором транзистора 79. выходная шина 84 - с истоком транзистора 80 (со стоком транзистора 79).Пороговое устройство работает следующим образом,На входные шины 22 - 30 подаются двоичные переменные Х 1 Х 9 (в произвольном порядке), на выходной шине 31 формируется пороговая функция с порогом два Е=ЯХ 1, Х 9) согласно соотношению аТаким образом, пороговое устройство позволяет обнаружить...

Номер патента: 1635195

Опубликовано: 15.03.1991

Авторы: Белоус, Бондарь, Гриневич, Демидов, Подрубный, Седухин, Семашко

МПК: G06F 15/332

Метки: дискретного, преобразования, процессор, фурье

...вычислений элемен ты вектора С 0, (и,) = (1, Я Я Ьр ) р вр ее ф Я, ), причем ца вход 10 подаетсяо первый элемент Ы, = 1, на вход 10 5 второй элемент Я, и т.д. Каждый элемент 9 группы 8 (фиг.3)10 15 20 25 30 35 10 45 50 55 реализует следующие Функции:0)вых = (й) вх р2 рых (= 2 вхвьх= ьхвх + 2 вк причем элементы Увх поступают на вход 24 и ца регистр 28 элемента, элемент (0 в - ца вход 25 и на регистр 27, элемент 2 вх - ца вход 2 б и на регистр 29.С выходов 32, 33 и 34 выдаются соответственно элементы Увыхр СЗ р 2 врхвьор т;игвйцй ) стопбец тй = О, и -7) промежуточной матрицы 2(п,п ) потактнопоступает ца информационный вход первого регистра 7 и ца входы группы 8,цачи):ая с 2, -го элемента. Проходя через строки элементов 9 группы 8,...

Номер патента: 1631544

Опубликовано: 28.02.1991

Авторы: Подрубный, Старых, Чернуха

МПК: G06F 11/10

Метки: вычисления, модулю, остатков, три, хранения

...рабочих триггера, три элемента И-НЕ и второй коммутатор, причем тактовые входы входного, счетного и рабочих триггеров подключены к такто-,вому входу устройства, нулевые входы рабочих триггеров, единичный входсчетного триггера и входы разрешениязаписи выходных триггеров подключенык установочному входу устройства,прямой и инверсный выходы входноготриггера соединены соответственнос первым и вторым управляющимивходами первого коммутатора, первый и второй разряды выхода которого соединены с информационными входами первого и второго выходныхтриггеров соответственно, информационный вход входного триггера подключен:к информационному входу устройства, прямой выход входноготриггера соединен с входами разрешения записи первого и второго рабочих...

Номер патента: 1594612

Опубликовано: 23.09.1990

Авторы: Гриневич, Костеневич, Подрубный, Семашко

МПК: G11C 29/00

Метки: регистра, сдвигового

...- поньппение быстродействияспособа, Информацию, подлежащую загиси н регистр, предварительно обцулецный дополняют в начале двумяконтрольными разрядами с постоянными ца еиями 01 и гго завершениицикла агрузки проверяют состояниедвух коцтрольцьгх разрядон. Любаякомбицаия, отличаюпал с я от контрольго 1, илетельстнует о неисправности регистра,0110011101 -ф 00 00 00 00 01594612 ЦЕт)Е 1 т ток тахта ГЕ Вива 01100110 1 С О Э О О 0 О Н ЕВ ,-; Гт ЕСЯ Г, Т а К 1 ОВ тСД В т 11.аК 011 ООО ЭОООт 1 ГЯТИ р ЕГИСТрьттт)т т. ЕтНОС )т И:.т С и Г) с О б ко н 1 р О)я сдвиг О Б о, р е г истра позволяет производить к" нтроль сдвигового регистра любой дпккы вс время ввода работай инФормтадки эа сигнал О Т:1 О 1 тЧ Е С К О 1 . т ттгг 11, т ;В а Т ЕЛ т. 1 О Г тК...

Номер патента: 1552359

Опубликовано: 23.03.1990

Авторы: Бондарь, Гриневич, Демидов, Подрубный, Семашко

МПК: H03K 3/037

Метки: безопасным, д-триггер, отказом, самоконтролем

...синхронизации Р-триггер не установится в это состояние и на его выходе 21 будет состояние Ц = 1 (высокий уровень), на выходе инветора 17 будут присутствовать высокие уровни сигналов с выходов.инверторов 9 и 15. Подача сигнала высокого уровня на вход 5 приводит к переключению инвертора 17 в состояние с низким выходным уровнем, в результате чего КБ-триггер на инверторах 18 и 19 переключается в состояние с низкими уровнями на выходах инвертора 18, которые, воздействуя на входы инверторов 13 и 11, отключают их выходы от схемы, те. ликвидируется электрическая связь Р-триггера произошло верно, то на выходе 21 будет низкий уровень, а на выходе инвер 5 1тора 1 останется высокий уровень,следовательно, переключения Ю-триггера на инверторах 18 и 19...

Номер патента: 1480100

Опубликовано: 15.05.1989

Авторы: Гриневич, Демидов, Подрубный, Семашко

МПК: H03K 3/286

Метки: инжекционный, триггер

...24 и 25 в состояние, в котором на выходах инвертора 24 будут низкие уровни, вследствие чего. выходы инверторов 16 и 17 отключаются от схемы, т.е. ликвидируется электрическая связь П-триггера с последующими элементами.Если переключение 0-триггера произошло верно, то на выходе 27 будет высокий уровень, на выходе инвертора 23 также останется высокий уровень, следовательно, переключения КЯ-триггера на инверторах 24 и 25 не произойдет.Во втором такте сигналы низкого уровня подаются на входные шины 4,5 и 7, По этим сигналам П-триггер устанавливается в единичное состояние Ж = 1, Ч = О). Это состояние анализируется на инверторак 18-20. При несовпадении сигналов, устанавливающихся на выходе инвертора 16 и на выходной шине 7, КЯ-триггер...

Номер патента: 1444820

Опубликовано: 15.12.1988

Авторы: Авгуль, Подрубный, Седухин, Семашко, Якуш

МПК: G06F 17/11, G06F 17/16

Метки: линейных, матриц, обращения, решения, систем, уравнений

...2девятом, десятом и одиннадцатом тактах (фиг.1). з144 и дополнительный разряд 1, на вход21 - элемент а, и дополнительный разряд О (фиг,1), В ОБ 2 и в регистр 8 записывается элемент а, , триггер 1 находится в единичном состоянии, триггер 12 устанавливается в единичное состояние, на выходе узла деле-.И ния формируется значение а1 эа,Э /а которое подается на выход 17 (фиг,2 и 4), В ОБ 2 2, в регистр 21 записывается элемент а , триггер 26 устанавливается в единичное состояние, в регистр 23 записывается элемент а) , триггер 28 находится в нулевом состоянии, на выходе умножи" теля 24 Формируется значение а 1,2ка г, которое поступает на вход вычи"ьфтателя 25, на второй вход которого подается элемент а , на выходе вычитателя 25 Формируется...

Номер патента: 1388897

Опубликовано: 15.04.1988

Авторы: Авгуль, Мищенко, Подрубный, Седухин, Якуш

МПК: G06F 17/16

Метки: выполнения, матричных, операций

...в регистр 10 -г фэлемент с, в регистр 14 - элемент Ь, на выходе сумматора Формируется й, =с +а Ь,. В элементе 5, в регистр 12чзаписывается элемент а , в регистр 1 О - од, в регистр 14 - Ь на выходео сумматора формируется д = д + а, Ь,. В элементе 5, в регистр 12 записывается элемент а в регистр 10 - злемент с в регистр 14 - Ъ на вы ходе сумматоРа фоРмиРуется Й, = с + + а,Ь.На втором такте в элементе 5в регистр 12 записывается элемент а а триггер 16 изменяет свое состояние и запрещает запись в регистр 12, на выходе сумматора формируется Йд = 1, + а Ь, . В элементах 5; на последующих тактах аналогичным образом формируются с 1;, показанные на временных диаграммах (фиг.3).25Значения соответствующих элементов Й; результирующей матрицы 0...