Двоичный полный сумматор

(57) Изобретение относится к вычислитель-. ной технике и может быть использовано при проектировании интегральных комбинационных сумматоров и цифровых устройств обработки данных. Цель изобретения - повышение быстродействия. Двоичный полный сумматор содержит элементы И 1, 2, 3, элементы ИЛИ 4, 5, 6, элементы ИЛИ-НЕ 7, 8, вход 9 переноса, информационные входы 10, 11, выход 12 суммы и выход 13 переноса, срединенные между собой функционально.1 ил 1 табл. Ы СЛ ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(54) ДВОИЧНЫЙ ПОЛНЫЙ СУММАТОР 783518 А 110 15 30 40 которого соединен с первыми входами вто- И рого элемента ИЛИ и второго элемента И, с Изобретение относится к вычислительной технике и может быть использовано при проектировании интегральных комбинационных сумматоров и цифровых устройствобработки данных. 5 Известен одноразрядный двоичный сумматор вычислительной машины йАВЕС, содержащий четыре элемента И, четыре элемента ИЛИ и элемент НЕ, соединенные между собой функционально (1). Недостатком сумматора является недостаточное быстродействием при суммировании входных операндов и переноса.Наиболее близким по технической сущности является двоичный полный сумматор, содержащий первый, второй, третий и четвертый элементы И, первый, второй, третий и четвертый элементы ИЛИ и элемент НЕ, причем первый и второй информационные входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход которого соединен с первыми входами второго элемента ИЛИ и второго элемента И,выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход второго элемента ИЛИ соединен с выходом переноса сумматора, вход переноса сумматора соединен со вторым входом второго элемента И, первым входом третьего элемента И и первым входом четвертого элемента ИЛИ, второй вход которого соединен со вторым входом третьего элемента И и выходом первого элемента ИЛИ, выход третьего элемента И соединен со вторым . входом второго элемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, выход четвертого элемента И соединен со вторым входом третьего элемента ИЛИ 2).Недостатком сумматора является недостаточное быстродействие по выходу результата суммы,Цель изобретения - повышение быстродействия сумматора.Поставленная цель достигается тем, что в двоичный полный сумматор, содержащий 50 первый, второй и третий элементы И, первый, второй и третий элементы ИЛИ, первый и второй информационные входы, вход переноса, выход суммы и выход переноса, причем первый и второй информационные 55 входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход переноса которого соединен с выходом вто,рого элемента ИЛИ, выход переноса сумматора соединен со вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен со вторым входом второго элемента ИЛИ, введены первый и второй элементы ИЛИ-НЕ, причем вход переноса сумматора соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ-НЕ, второй и третий входы которого соединены соответственно с выходами первого и третьего элементов И, а выход второго элемента ИЛИ-НЕ соединен со вторым входом третьего элемента ИЛИ,На чертеже представлена функциональ- ная схема двоичного полного сумматора.Двоичный полный сумматор содержит первый, второй и третий элементы И 1, 2, 3, первый, второй и третий элементы ИЛИ 4, 5, б, первый и второй элементы ИЛИ-НЕ 7, 8, вход 9 переноса, первый и второй информационные входы 10 и 11, выход 12 суммы и выход 13 переноса, соединенные между собой функционально.Работа устройства представлена в таблице истинности.Данное техническое решение по отношению к известному позволяет повысить быстродействие по выходу результата суммы. Результат суммы формируется на выходе суммы по окончанию переходных процессов в цепи с максимальным количеством включенных последовательно логических злементбв от входа до выхода. В предложенном сумматоре этот тракт содержит на два элемента меньше, чем в известном.Ф о рмула изобретения Двоичный полный сумматор, содержащий первь 1 й, второй и третий элементы И, первый, второй и третий элементы ИЛИ, первый и второй информационные входы, вход переноса, выход суммы и выход переноса, причем первый и второй информационные входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход которого соединен с первыми входами второго элемента ИЛИ и второго элемента И, выход которого соединен с первым входом третьего элементаЛИ, выход которого соединен с выходом уммы сумматора, выход переноса которогоаказ 4516 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5 оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 1 соединен с выходом второго элемента ИЛИ, вход переноса сумматора соединен с вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены первый и второй элементы ИЛИ-НЕ, при-чем вход переноса сумматора соединен с 6первым входом первого элемента ИЛИНЕ, второй вход которого соединен с выходом первого элемента ИЛИ, выход первого элемента ИЛИ-НЕ соединен с 5 первым входом второго элементаИЛИ-НЕ, второй и третий входы которого соединены соответственно с выходами первого и третьего элементов И, а выход второго элемента ИЛИ-НЕ 10 соединен с вторым входом третьегоэлемента ИЛИ.