Патенты с меткой «четности»

Номер патента: 262960

Опубликовано: 01.01.1970

Авторы: Драчун, Семигин

МПК: G06F 11/10

Метки: двоичного, кода, сигнала, счетчика, формирования, четности

...разряде 20, имелв своей структуре четное число единиц, то с поступлением любого числа 1 входных сигналов четность структуры кода не нарушается. Подача сигнала установки в нулевое состояние последнего триггера б счетчика в схеме на ну левой вход триггера 19 обеспечивает сохранение четности кода числа счетчика 1 при вгосре юлие ииПусть в счетчике 1 записано число 0,10111с четным количеством единиц в его разрядах. и С,поступлением входного импульса число насчетчике 1 изменится на единицу, а разряд 20 сохранится неизменным, поскольку в единичное сосгояние переходит триггер б четвертого, т, е. четного, разряда. Новое число, равное 15 0,11000 также имеет четное количество едини 1 ц. Если яа счетчике установлено число 1,10011, то с приходом...

Номер патента: 404084

Опубликовано: 01.01.1973

Авторы: Долкарт, Евдолюк, Каневский, Новик, Степанов

МПК: G06F 11/10, G06F 7/50

Метки: арифл1етическое, контролем, четности

...следуюшим образом.При сложении одно из слагаемых находится в регистре 3. Предполагают, что второе слагаемое находится в регистре 2, а результат сложения передается в регистр 1. Тогда, после установления сигналов переноса С, в сумматоре по состоянию выхода схемы четности 10 и разрядов четности 6 и 5 устанавливается разряд четности 4 в соответствии с описанным выше правилом.После передачи результата сложения в регистр 1 коммутатор 8 подключает регистр 1 с разрядом четности 4 к схеме четности 9. Если число единиц на выходе коммутатора четное, то сложение выполнено правильно.Однако, как это было указано выше, такой контроль должен быть дополнен контролем правильности формирования переносов.В предлагаемом АУ данный контроль осуществляется...

Номер патента: 376894

Опубликовано: 01.01.1973

Авторы: Крюк, Пац, Романов

МПК: H03K 21/40

Метки: двоичный, кода, контролем, счетчик, четности

...с выхода логической схемы ИЛИ является сигналом изменения значения четности, а само значение четности определяется триггером четности кода, на счетный вход которого поступает сигнал изменения значения четности.20 На чертеже изображен двоичный счетчик сконтролем четности кода. Для определенности принято, что количество разрядов в счетчике четно.Описываемое устройство состоит из двоич ного п-разрядного счетчика на триггерах1, - 1, дифференцирующих цепочек 21 - 2, схемы ИЛИ 8 и,контрольного триггера 4 со счетным входом. Входы дифференцирующих цепочек 1, - 1 подключены к выходам нечет ных, начтенная с младшего разряда, триггеров376894 г оставитель Д. Голубови рректор Н. Ау федотов ехред Т. Курилк едакт Заказ 1505/18 Изд.382 Тираж 780...

Номер патента: 518773

Опубликовано: 25.06.1976

Авторы: Галкин, Дудукин

МПК: G06F 11/10

Метки: кода, признака, формирования, четности

...схемы и триггер формирования признака четности. Схемы свертки", подключаемые к входам или выходамтриггеров счетчике; состоят иэ большого числа элементов, так как количество разрядов схемы "свертки равно числураэрядов счетчика; кроме. того, логические элементы, подключаемые к входам триггеров счетчика, формируют сигналы признака четности по предыдущему состоянию счетчика и входному сигналу, что в случае появления неисправностей в схеме счетчика приводит к формированию сигнала на выходе схемы "свертки", не соответствующего истинному (текущему) состоянию счетчика.Цель изобретения - новьности формирования признакб агодаря учету текущего са независимо от входног 2тся это благодаря тому, чтоединичные выходы триггеров зрядов счетчика и...

Номер патента: 538490

Опубликовано: 05.12.1976

Авторы: Пальянов, Потапов

МПК: H03K 19/12

Метки: логический, многопороговый, четности, элемент

...30, имеющего значения порога Т = 8, установится низкийпотенциал, триггер изменит свое состояние на противоположное, После этого токчерез резистор 28 от источника питания25 переключится в цепь диода 10, а на выходе 51 многопорогового логического элемента для реализации функции четностиустановится значение сигнала, определяемое входным воздействием. го сигнала, а выход триггера подключен к одному из входов линейного сумматора.Структурная электрическая схема описываемого элемента приведена на чертежеМногопороговый логический элемент четности содержит линейный сумматор 1, состоящий из диодов 2-19 и резисторов 20-28, образующих резистивную матрицу, многопороговый дискриминатор 29, состоящий из двухвходовых логических элементев И-НЕ...

Номер патента: 552609

Опубликовано: 30.03.1977

Автор: Миневич

МПК: G06F 11/08

Метки: асинхронное, информации, четности

...состояние и открывает элемент И 6. Через время т, соответствующее времени задержки элемента 4, импульс через открытый элемент И 6 поступает на вход элемента ИЛИ 3 и входы элементов И 7 и 8. Элементы И 7, 9, 11 подсоединены к таким выходам соответствующего разряда регистра 2, что импульс через них проходит лишь в том случае, когда в разряде записана 1. Наоборот, через элементы И 8, 10, 12 импульс проходит лишь тогда, когда в соответствующем разряде регистра 2 записан О. Таким образом, если в первом разряде регистра 2 записана 1, то импульс с выхода элемента И 6 попадает через элемент И 7 на вход элемента ИЛИ 13. Одновременно с выхода элемента И 7 импульс поступает на вход установки в нуль первого разряда регистра 2. Следующий импульс с...

Номер патента: 608266

Опубликовано: 25.05.1978

Авторы: Антипина, Пальянов, Парыгина, Потапов

МПК: H03K 19/42

Метки: логический, многопороговый, четности, элемент

...- НЕчерез резистор 8 подключены кположительной шине 9 источника питания. Выходы однопороговых дискриминаторов черезконденсаторы 10 объединены и подсоединенык нулевому входу К - Ь триггера на элементах 11, а через резистор 12 - к положительной шине 9 источника питания, Единичный вход К - 5 триггера подключен к допол- Э 5нительному входу 13 линейного сумматора. Шины 14 являются основными входами линейно.го сумматора, Единичный выход К - 8 триггера, соединенный с шиной 15, является выходом многопорогового элемента,Работает многопороговый логический эле Омент четности следующим образом,Значения весовых коэффициентов основных.и дополнительного входа линейного сумматора равны единице; порог срабатывания первого из дискриминаторов на...

Номер патента: 660261

Опубликовано: 30.04.1979

Авторы: Дейлов, Пальянов, Потапов

МПК: H03K 19/12

Метки: логический, многопороговый, четности, элемент

...включенных суммирующих резисторов 5 составляет (0,250,3) 1 , где 1 - ток, протекающийчерез весовой резистор 3, соответствующей весовому коэффициенту 1.В исходном состоянии диоды 1,связанные с входными клеммами 19,проводят ток от источника питания 4через соответствующие резисторы 3. Ток через резистор 3 от положительного полюса источника питания 4 идиод 2 дополнительного входа линейного сумматора поступает в цепь последовательно соединенных суммирующих резисторов 5 и далее к отрицательному полюсу источника питанияб. На выходе 20 многопорогового логического элемента и выходах 10 элементов И-НЕ 7 в этом случае присутствует уровень логической единицы. Входные сигналы в форме положительных потенциалов напряжения запирают в любых комбинациях...

Номер патента: 684548

Опубликовано: 05.09.1979

Автор: Шостак

МПК: G06F 11/10

Метки: арифметико, блок, логического, предсказания, результата, устройства, четности

...тьобнаружения групповых око-логических операций,Целью изобретения является повышениеаффективности и уменьшение оборудованияконтроля АЛУ,Поставленная цель достигается тем,блок предсказания четности результатаАЛУ содержит седьмой узел свертки помодулю два, входы которого соединены счетвертой группой входов блока, а выход.со второй группой входов узла селекциичетности результата операции, восьмойузел свертки по модулю два, входы которого соединены с выходами первого, пятого и седьмого узлов свертки, а выходявляется выходом блока.Схема блока .предскааания четностиреаультата АЛУ приведена на чертеже,причем для определенности формат обрабатываемой информации принят однобайтный, а сумматор АЛУ - параллель684548 5289/4 дписное иал ППП...

Номер патента: 739535

Опубликовано: 05.06.1980

Авторы: Лысиков, Шостак

МПК: G06F 11/00

Метки: контролем, параллельный, сумматор, четности

...из данного разряда, входы которогосоединены с выходами элемента И 1и элемента ИЛИ 2, блок 4 Формированияпоразрядной суммы, входы которого соединены с выходами элемента И 1, элемента ИЛИ 2 и выходом блока 3 Формирования параллельного переноса иэпредыдущего разряда, блок 5 предсказания четности, в состав котороговходят узел б косвенного предсказаниячетности, узел 7 предсказания четности полусуммы, узел 8 предсказаниячетностей переносов сумматора, узел9 коррекции четности переносов сумматора, блок 10 формирования четностирезультата, который состоит иэ узла11 формирования четности переносов иузла 12 непосредственного предсказания четности суммы, блок 13 форми-рования поразрядной суммы с Функциональйой зависимостью от переносов,первый блок 14...

Номер патента: 767763

Опубликовано: 30.09.1980

Авторы: Лысиков, Шостак

МПК: G06F 11/10, G06F 7/50

Метки: зависимостью, контролем, переносов, сумм, сумматор, функциональной, четности

...четности, первый и второй . входы которого являются первым и вторым входом устройства, первый, второй и третий выходы блока генерации и транзита переносов каждого разряда соединены соответственно с первым,.вторым и третьим входами блока формирования поразрядной суммы с функциональной зависимостью, четвертый и пятый входы которого являются входами устройства, выход блока формирования параллельного переноса каж 1 дого разряда соединен с шестым входом 767763 4.блока формирования поразрядной суммы сфункциональной зависимостью данногоразряда, с седьмым входом блока формирования поразрядной суммы с функциональнойзависимостью последующего разряда спервым входом сумматора по модулю дваданного разряда и со вторым входом сумматора по...

Номер патента: 767765

Опубликовано: 30.09.1980

Автор: Горшков

МПК: G06F 11/08, H03M 13/51

Метки: асинхронное, информации, четности

...соответственно подключены к входам первого и второго элементов ИЛИ, а выходыдополнительных элементов ИЛИ подключе.ны к счетным входам соответствующихразрядов регистра, при этом выход второго дополнительного элемента И подклю.чен к вторым входам четвертого и пятого элементов И.На чертеже приведена структурнаяэлектрическая схема предложенного устройства.Асинхронное устройство для ойределения четности информации содержит регистр 1, первый 2, второй 3, третий 4элементы ИЛИ, первый 5, второй 6 итретий 7 триггеры, элементы задержки8 и 9, дополнительные элементы ИЛИ10, пороговый блок 11, элементы И 1220 и два дополнительных элемента И 2122,Устройство работает следующим образом.В исходном состоянии триггеры 5 - 7находятся в нулевом...

Номер патента: 767766

Опубликовано: 30.09.1980

Автор: Хомич

МПК: G06F 11/08

Метки: информации, четности

...с записанным "О" времени фактически не затрачивается. Поэтому время проверки информации на четность будет определяться только числом единиц; хранящихся в регистре, и не будет зависеть от его длины й, что позволяет повысить быстродействие устройства,Устройство для определения четностиинформации, сохраняя все достоинствапрототипа, ".акие как отсутствие синхронизируемых генераторов, высокая техно 3 767766 фбыстродействие устройства, особенно прибольших значениях И .Цель изобретения - повышение быстродействия устройства.Указанная цель достигается тем, чтов устройство для определения четности"1, то сигнал с выхода элемента 2информации, содержащее регистр, первый запрещает прохождение сигналов черезэлемент ИЛИ и первый триггер,...

Номер патента: 900455

Опубликовано: 23.01.1982

Автор: Пальянов

МПК: H03K 19/12

Метки: логический, многопороговый, четности, элемент

...со входами 41-48, проводят ток от источника питания -через соответствующие резисторы 20-27, Ток через резистор 28 от положительного ф полюса источника питания, диод 19и резистор 40 поступает в цепь после 1довательно соединенных резисторов34-37 и далее к отрицательному полю- су истоцника питания, На выходе 51 И многопорогового логического элемента и выходе элементов. И-НЕ 30-33 в этом спуцае присутствует уровень логицес 5 4кой единицы, Й 5-триггер находит я внулевом состоянии и на выходе элемента И-НЕ 39 присутствует потенциал логической единицы, Входные сигналы в форме положительных потенциалов напряжения запирают в любых комбинациях диоды 2-9.Если положительный потенциал присутствует только на одном из входов линейного...

Номер патента: 928653

Опубликовано: 15.05.1982

Авторы: Пальянов, Потапов, Чернакова

МПК: H03K 19/20

Метки: логический, многопороговый, четности, элемент

...2=2, т, -=3, т=.Перед началом работы в шину 16 поступает стробирующий сигнал, устанавливая К 5-триггер на элементах И-НЕ 14 и 15 в нулевое состояние. При этом на выходе элемента И-НЕ 15 устанавливается высокий уровень напряжения, открывающий транзистор 6, включенный в цепь прямого выходалинейного сумматора 1. На выходе элемента И-НЕ 14 устанавливаетсянизкий потенциал, который закрывает транзистор 7, включенный в цепь инверсного выхода линейного сумматора 1.Если на все входные клеммы 17линейного сумматора 1 поданы низкие уровни напряжения, соответствующие нулевым значениям переменных, то все транзисторы 2 закрыты,формула изобретения Иногопороговый логический элемент четности, содержащий резистивный делитель, вход которого подключен к...

Номер патента: 934477

Опубликовано: 07.06.1982

Автор: Зуб

МПК: G06F 11/08

Метки: кода, контрольного, формирования, четности

...триггера 4, а выход элементаИЛИ 7 - с вторым входом элемента И 16первый, вход и выход которого соединены соответственно с синхронизирующим входом 19 устройства и со счетным входом триггера 17 четности.Вход установки всех триггеров внулевое состояние на чертеже не показан,Устройство работает следующим образом,6В исходном состоянии все триггерыустановлены в нулевое состояние ихединичных выходов, На выходах вторыхэлементов И 11- 13 также устанавливаются потенциалы нуля, и синхроимпульсыот входа 19 не проходят церез первыеэлементы И 8-10 на синхронизирующиевходы триггеров 2-4.Рассмотрим проверку на четностьтрехразрядного кода с одной логической "1" и двумя логическими "0", например 100. Поступая на единичныевходы триггеров 2-4,...

Номер патента: 973676

Опубликовано: 15.11.1982

Автор: Кибизов

МПК: C30B 33/00

Метки: алмаза, веществ, двойникования, дендритах, плоскостей, структурой, четности, числа

...(111) дендрита 1 делаютцарапину перпендикулярно направлениюроста С 211 ) и затем растягивающимусилием производят разлом, обеспечим вающий качественный скол, При рассмотрении сколов либо невооруженнымглазом, либо.в лупу обнаружено, чтово всех случаях получаются сколыдвух типов: либо в виде двух взаимно наклонных плоскостей 2, пересекающихся в плоскостях двойникованияВ и образующих с одной стороны скола впадину, а с другой - выступ; либо в виде двух параллельных плоскосЗ 5 тей 3, образующих одну общую наклонную плоскость. Если скол представляет собой одну наклонную к.направлению роста плоскость, как показанона дендрите 4, то число плоскостей40 двойникования Д четное. Если жескол образуется в виде впадины -выступа, как показано на...

Номер патента: 1013959

Опубликовано: 23.04.1983

Авторы: Морозов, Трусов

МПК: G06F 11/10

Метки: информации, четности

...определения четности информации, содержащее регистр, первый и второй элементы ИЛИ, первый и второй элементы задержки, первый, второй, третий, четвертый и пятый элементы И, группу пар элементов И, первый, второй и третий триггеры, причем выход первого элемента ИЛЙ соединен со счетным входом первого триггера, единичный и нулевой вы-, ходы которого соединены с первыми входами первого и второго элементов И, разрядные входы регистра являются входами устройства и соединены с группой входов второго элемента ИЛИ, выход которого соединен с единичным входом второго триггера й через первый элемент задержки - с первым нходом третьего элемента И, выходы первого и нторого элементов И являются выходами устройства и соединены со входами третьего...

Номер патента: 1019453

Опубликовано: 23.05.1983

Авторы: Морозов, Трусов

МПК: G06F 11/08

Метки: информации, четности

...цель достигается тем, что в устройство цля определения чу ности информации, содержащее регистр, первый и второй элементы ИЛИ, первый и второй триггеры, группу элементов И и группу элементов ИЛИ, причем ециничные вхоцы кажцого разряца регистра образуют группу вкоцов устройства, выхоц первого элемента ИЛИ соецинен со счетным вхоцом первого триггера, выхоц которого является выхоцом уст ройства, единичный выхоц кажцого разряца регистра соединен с соответ ствующим входом второго элемента ИЛИ, выход которого соединен с ециничным вхоцом второго триггера и с управляющим вхоцом первого триггера, нулевой вход второго триггера является управлякм щим вхоцом устройства, ециничный выход кажцого разряца регистра соецинен с первым...

Номер патента: 1035598

Опубликовано: 15.08.1983

Автор: Яковлев

МПК: G06F 7/50

Метки: контролем, многоразрядное, сложения, четности

...контроля результата, выходы которых являются соответственно выходом ошибки внутреннего переноса ивыходом ошибки резульхата устройства, группа выхо" доэ блока предварительного просмотра переноса соединена с группой входов сумматора по модулю два контроля .внутренних переносов, выход блока предварителъного просмотра переноса соединен с вторым входом блока конт. роля выходного переноса, выход кото. рого является выходом ошибки выход.ного устройства, выход ошибки полусуввы устройства соединен с выходом сумматора по модулю дза контроля полусуммы, вход и группа входов.котброго соединены с выходом узла сло-. жения по модулю два и группой.выходов блока формирования полусуммы соответственно, первая и вторая группы входов блока выработки функций...

Номер патента: 1121674

Опубликовано: 30.10.1984

Автор: Яковлев

МПК: G06F 11/10

Метки: контролем, параллельный, сумматор, четности

...сумматора, блок формирования параллельных переносов, блок младших разрядных сумматоров, выходы которого являютсявыходами суммы младших разрядов сумматора, блок гооомиоования старшего разряда суммы, выход которого является выходом суммы старшего разряда сумматора, блок формирования четности результата, блок предсказания четности результата, первый и второй блоки сравнения, выходы которых являются соответственно выходами "Сбой 1" и "Сбой 2" сумматора, причем первый вход первого блока сравнения подключен к выходу блока предсказания четности Результата, первый вход второго блока сравнения подключен к выходу блока формирования четности результата, вторые входы первого и второго блоков сравнения объединены между собой, первые и вторые...

Номер патента: 1124283

Опубликовано: 15.11.1984

Авторы: Лысиков, Яковлев

МПК: G06F 11/10, G06F 7/50

Метки: контролем, параллельный, сумматор, четности

...по седьмой группы соединены со входами. первого элементаИЛИ, выходы элементов И с восьмогопо одиннадцатый группы соединенысо входами второго элемента ИЛИ,первые входы одноименных элементовИ-НЕ группы и элементов ИЛИ-НЕ группы объединены и соединены со входами соответствуюиих разрядов первого слагаемого сумматора, вторыевходы одноименных элементов И-НЕгруппы и элементов ИЛИ-НЕ группы1 О Параллельный сумматор с контролем по четности (фиг, 1) содержит блок 1 формирования функций переноса, блок 2 формирования параллельных .переносов, блок 3 формирования разрядных полусумм, блок 4 формирования разрядных сумм, блок 5 формирования дублирующего выходного переноса, сумматор 6 по модулю два контроля выходного переноса, блок 7 формирования...

Номер патента: 1187168

Опубликовано: 23.10.1985

Авторы: Лысиков, Яковлев

МПК: G06F 11/10

Метки: контролем, параллельный, сумматор, четности

...в которых контроль организован по четности, аиспользуемые сумматоры формируют разрядные лере- носы параллельным способом. второго, четвертого, седьмого,одиннадцатого и четырнадцатого элементов И группы объединены и подключены к выходу блока контроля выходного переноса, четвертые входы третьего, шестого, восьмого, девятого,двенадцатого и тринадцатого элементовИ группы объединены и подключены квходу переноса сумматора, четвертыевходы пятого и десятого элементов Игруппы объединены и подключены к выходу блока элементов ИЛИ, выходы элементов И группы соединены с соответствующими входами элементов ИЛИ, вы"ход которого соединен с первым входом сумматора по модулю два блокапредварительного формирования четности разрядных сумм, второй и...

Номер патента: 1481770

Опубликовано: 23.05.1989

Авторы: Самусев, Шостак

МПК: G06F 11/10

Метки: двоичных, кодов, сдвигах, сигнала, формирования, четности

...битов сдвигается выбранный байт.На входе 9 задания типа сдвига устанавливается код, определяющий вид (логический или циклический) и направление сдвига.Предусмотрены следующие типы сдвига: ЛЛ - логический сдвиг влево, ЛП - логический сдвиг вправо, ЦЛ - циклический сдвиг влево, ЦП - цилиндрический сдвиг вправо. Для задания ЛЛ, ЛП, ЦЛ, ЦП на входе 9 задания типа сдвига устройства в разрядах 21, 22 (13) устанавливаются соответственно коды 10, 11, 00, 0 1. На выходе 12 устройства формируется предсказанный сигнал четности.В качестве примера рассматривается сдвиг кода 1101100010111110 при К=16 и К:4. На входе 6 контрольных разрядов устройства устанавливается код 1111. Для осуществления сдвига на 10 разрядов на входы 7 и 8 задания величины...

Номер патента: 1571591

Опубликовано: 15.06.1990

Авторы: Заблоцкий, Самусев, Яскульдович

МПК: G06F 11/10

Метки: сигналов, формирования, четности

...кода дополнительно на выходах 20 .и 21 Формируются соответственно сигнал четности кода нормализации и сигнал признака нуля кода, установленного на входе 11, При этом исполь 15 71591 1 азуются одни и те же аппаратные средства (узлы 33, 34, 36),Следовательно, достигается расширение класса решаемых задач за счет формирования сигналов четности кода нормализации для кода, установленного на входе 11.Дешифратор 5 предназначен для формирования управляющего кода для формирователей сигналов четности, фиксирующего границу нулей слева в коде,установленном на информационном входе.В дешифраторе 5 (фиг,4) нули ко11 1дируются 1 . При установке на входе22 "0" на выходе 16 формируется нулевой код, на выходе 24 - единичный,а на выходе 29 - "0".При...

Номер патента: 1580368

Опубликовано: 23.07.1990

Авторы: Лопато, Шостак, Шпаков

МПК: G06F 11/10

Метки: предсказания, результата, сдвигателя, четности

...-20 и поступивших насоответствующие информационные входы5блока 6, в соответствии с его работой(табл.З). На выходах блока б в рассматриваемом примере формируются следующие контрольные разряды: О, О, Кии и иКзК, ь КхК . Эти контрольныеразряды, поступающие на выход 15 контрольных разрядов устройства, являютсяпредсказанными четностями результатасдвигателя,Несовпадение хотя бы для одногобайта результата сдвигателя значенийего фактической и предсказанной четностей указывает на наличие ошибки либово входной информации сдвигателя, либо в его аппаратуре.20Сдвиг вправо арифметический,В этом режиме устройство работаетаналогично предыдущему, Отличие состоит только в том, что коммутатор 7,формируя четность вдвигаемых в стар в 25ший байт разрядов,...

Номер патента: 1649545

Опубликовано: 15.05.1991

Авторы: Шостак, Шпаков

МПК: G06F 11/10

Метки: предсказания, результата, сдвигателя, четности

...самый левый байт аа,аа входной, информации является самым старшим (нулевым) байтом и сопровождается контрольным разрядом Ко,а самый правый байт абаа " або является самым младшим (седьмым) байтом и сопровождается контрольным разрядом К.Сдвиг вправологический.20На первый 111 и второй 11 разряды входа 11 типа сдвига устройства поступает код сдвига логического "10", а на вход 12 направления сдвига устройства поступает уровень. логической единицы, соответствующий сдвигу вправо, В соответствии с Функцио- нированием дешифратора 1 вида сдвига (табл. 1) на его выходах 17-19 Фор-30 мируется код "001". Иа информационные входы первого Формирователя 2 кодамаски поступает значение прямого ко-, да трех старших разрядов 13 кода сдвига (дпя данного...

Номер патента: 1658155

Опубликовано: 23.06.1991

Авторы: Лопато, Шостак, Шпаков

МПК: G06F 11/10

Метки: предсказания, результата, сдвигателя, четности

...1 П, К 2 лКзп, К 4 п, Кб, Кб, Эти контрольные разряды, поступающие на выход 16 контрольных разрядов устройства, являются предсказанными четностями результата сдвигателя,Несовпадение хотя бы для одного байта результата сдвигателя значений его фактической и предсказанной четностей указывает на наличие либо ошибки во входной информации сдвигателя, либо неисправности в его аппаратуре,Сдвиг вправо арифметический, В этом режиме устройство работает аналогично предыдущему, Отличие состоит только в том, что коммутатор 8, формируя четность вдоигаемых в старший байт разрядов, подключает выход 27 элемента И 10 под управлением сигналов с входа 13 типа сдвига устройства к выходу 25 коммутатора. При этом на выходе 27 элемента И 10 формируется признак...

Номер патента: 1702373

Опубликовано: 30.12.1991

Авторы: Салахетдинов, Семенюк

МПК: G06F 11/10

Метки: двоичного, кода, последовательного, четности

...исходное состояние формирОватель 7 тактовых импульсов, формирователь 8 синхроимпульсов, триггеры 2 и 4.Рассмотрим три возможных варианта прохождения слов информационного массива (фиг.3, эпюра 1):число единиц в слове четно (1 и 6 слово); число единиц в слове нечетно (2 и 3 слово);информация в слове отсутствует (4,5 и 7 слово).Начальное положение триггеров 2 и 4 определяется импульсом, поступающим с выхода 17 формирователя 8 синхроимпульсов.Иэ информационного канала на счетный вход триггера 2, единичный вход триггера 4 и информационный вход блока 6 поступает информационный массив.Первая же единица информационного слова (для случая, когда информация есть) устанавливает триггер 4 в единичное состояние, тем самым единичный выход 14...

Номер патента: 1730628

Опубликовано: 30.04.1992

Авторы: Бурачевский, Шостак, Шпаков

МПК: G06F 11/10

Метки: предсказания, результата, сдвигателя, четности

...признак П, учитывающий четность вдвигаемых единиц при сдвиге отрицательного. числа (в данном примере признак П = а 1, поскольку выполняется сдвиг вправо и уровень "1" поступает на второй вход элемента И 9, а младший разряд 15 з входа 15 кода сдвига устройства, подключенный к третьему входу элемента И 9, установлен в "1"),В соответствии с указанным, на выходе 241 элемента 51 ИСКЛЮЧАЮЩЕЕ ИЛИ формируется контрольный разряд К 1 П = К 1 + +Р 1 д+ и,Режим "Сдвиг вправо циклический".В этом режиме работа устройства аналогична работе в режиме "Сдвиг вправо логический". Отличие состоит в том, что коммутатор 8, формируя четность вдвигаемых в старший байт разрядов, подключает выход 228 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 48 под управлением сигналов с...