G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1233133

Опубликовано: 23.05.1986

Авторы: Подколзин, Подкользина

МПК: G06F 7/50

Метки: двоичный, последовательный, сумматор

...не поступает. Перенос изтриггера 2 через элемент И 7 и элемент ИЛИ 9 переписывается в триггер 3,Сложение двух трехразрядных чиселзакончилось: в результате образовалось число 1010, три младших разряда которого по первым трем тактам Т,поступают на выход 11, а старший разряд поступает на выход 11 уже почетвертому такту Т, (с выхода элемента памяти через элемент И 5, элемент ИЛИ б и комбинационный сумматор 1). На получение результата затрачивается четыре такта Т, и четыретакта Т, причем .информация поступает на входы ОКС только по тактам ТПо завершении сложения сигнал с шины14 снимается.В патактном режиме работы для определенности принимают, что складываются трехразрядные числа 101 и 011.Перед началом работы оба триггера 2и 3...

Номер патента: 1233134

Опубликовано: 23.05.1986

Авторы: Исмаилов, Кокаев

МПК: G06F 7/50

Метки: ассоциативное, двоично-десятичных, двоичных, разрядных, суммирующее, чисел

...Т = и + 1 од(11+1), если И16, 1233134где( - разрядность регистра промепр 1). )жуточного результата;разрядность слагаемого 1- 4),1) - количество суммируемых слагаемых.При подаче на третий тактовый вход 17 синхронизации устройства импульса происходит передача информации с регистра 9 промежуточного результата через элементы И 20 четвертой группы на вход встроенного дешифратора адреса второго постоянного запоминающего блока 21, поступает информация с промежуточного результата регистра и в том же такте происходит его обнуление (время хранения информации в промежуточном регистре результата определяется элементом 18 задержки).Организация второго постоянного запоминающего блока 21 следующая (фиг. 4).На вход второго постоянного запоминающего...

Номер патента: 1233135

Опубликовано: 23.05.1986

Авторы: Гнеденков, Дудкин, Дядюк, Журавлев, Петрашев

МПК: G06F 7/52

Метки: двоичных, переменных, трех, умножитель

...на схемах 1 ч 16 сравнения, схема 14 сравнения вырабатывает сигнал Е, в случае, если А; ) В, схема 15 сравнения вырабатывает сигнал Е в случае, если А ) С схема 16 сравнения вырабатывает сигнал Е,б, если СВ . Сигнал Е поступает на старший, сигнал Е - на средний, а сигнал Е,б - на младший вход дешифратора 17, который управляет распределением сегментов А;, В и С, в порядке неубывания на дешифраторы 8 - 1 О соответственно. Это распределение выполняется с помощью коммутаторов 18 - 20 (таблица 1). В зависимости от значений сегментов (от состояний выходов дешифраторов 8 - 10) шифратор 13 вырабатывает знаучение частичных произведений. Значение частичного произведения на выходе шифратора 13 представляет собой Зп-разрядный двоичный код,...

Номер патента: 1233136

Опубликовано: 23.05.1986

Авторы: Кургаев, Опанасенко

МПК: G06F 7/52

Метки: умножения

...регистра 19 через элементы И 14под управлением сигнала 25, Число переносов с выхода сумматора 7 Фиксируется в счетчике 8 и через элементыИ 9 дод управлением сигнала 24 эаписызяется в каждом тякте в стяршие разряды буферного регистра 19. Одновременно с этим в младшие разряды буферного регистра 19 записывается 2 Ы-разрядное (двоичное) частичное произведение с выходов сумматора 7 через элементы И 12.Второй цикл".В начале первого такта производится установка счетчика 8 в исходное состояние: Все такты этого цикла,.кроме последнего, выполняются аналогично тяктям первогО цикляе Ня пос лецнем такте второго цикла .:-двоичный разряд с выходя сукятора 7 через элемент И 16 управлением сигнала 27 фиксируется в триггере 18, 1233136Третий...

Номер патента: 1233137

Опубликовано: 23.05.1986

Авторы: Биушкин, Герасимов, Угрюмов

МПК: G06F 7/52

Метки: делительное

...во времени один относительно другого на величину ьТ для сохранения устойчивого состояния выходов сумматора- вычитателя . во время записи информации в регистр 3 или 4 частного. Положительным перепадом первого синхросигнала с третьего выхода блока. 9 управления значение Р записано в регистр 4 частного. Единичным сигналом с второго выхода блока 9 управления выход коммутатора 8 подключен к выходу регистра 4 частного и в течение действия единичного сигнала с третьего выхода блока 9 управления на выходе сумматора-вьчитателя 6 формируется двоичный код который по отрицательному перепаду сначала с третьего выхода блока 9 управления записывается в регистр 3 частного.Итерационный процесс продолжается до тех пор, пока на вьгхаде схемы 7...

Номер патента: 1233138

Опубликовано: 23.05.1986

Автор: Глазачев

МПК: G06F 7/52

Метки: множительное, последовательное

...с учетом задержки ввода при меньшей разрядности, сразу после снятия сигнала синхронизации на выходе 23. Коммутатор 8 предназначен для подачи единицы коррекции при различной разрядности сомножителей. Единица коррекции подается на вход выходного сумматора 7 при (г + )-состоянии с выхода элемента И 15. На входы коммутатора 8 для этого с выходов блока 4 памяти подается при (г + 1)-состоянии значение старшего разряда младшей части произведения, а управление производится сигналами с выходов 43 дешифратора 37 блока 1 б управления; Знаки сомножителей с входов 17 подаются также на входы блока 5 определения знака, где по выражениюзнак П = С + С 2 + СХ + С 4 образуется знак произведения, который подается на информационный вход триггера 11 и...

Номер патента: 1233139

Опубликовано: 23.05.1986

Авторы: Лишневецкий, Саркисов, Топельберг

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...в блок5 управления и прекращающий вычисления; если "0" - вычисления продолжаются. Блок 5 управления возвращаетблок 2 коммутаторов и сумматор 4 в 15 20 Формула изобретения 1. Устройство для деления двоичных чисел, содержащее регистр делимого, регистр делителя, сумматор, блок регистрации "0" и "1", блок формирования частного и блок управления,55 режим вычитания и снова проверяется знак разности между удесятеренным остатком и делителем. Если делимое больше, то подсчет импульсов ведется так же, как при вычислении целой части, но они накапливаются только в счетчике, указанном потенциалом с выхода маркерного регистра 6 (результат деления не может быть больше девяти, поэтому одного счетчика достаточно); если удесятеренное делимое меньше...

Номер патента: 1233140

Опубликовано: 23.05.1986

Автор: Желудкевич

МПК: G06F 7/544

Метки: вычисления, полиномов

...накапливается в регистре 2 сдвига и йоступает на второйвход сумматора 9, на первый входкоторого поступает предыдущее значение полинома, а на третий - обратныйдвоичный код величины Ь , В регистре 1 сдвига накапливается текущеезначение полинома, равноес,(з., 1 Я) (21-1)А-В+ сГ(1-1,И). (4) О В регистре 5 сдвига накапливаетсятекущее значение полинома первого по.рядка, равное1,(1, 1)=-(В - ,(1-1, )=-(1 В -С), (5)где С=1.В дапьнеишем устроиство функционирует аналогичным образом, реализуя соотношения (4 и 5) до тех пор,пока текущее значение полинома второй степени не достигнет значения,равного . В случае равенства текущего значения полинома заданномузначению на выходе блока 24 сравненияФормируется сигнал логической "1", 2 который открывает...

Номер патента: 1233141

Опубликовано: 23.05.1986

Авторы: Гуляев, Кедровский, Лисник, Стасюк, Чаплыга

МПК: G06F 17/16, G06F 17/17

Метки: вычислительное, матричное

...которого на выходе первого сумматора 3 образуется значение За, которое поступает навторые информационные входы всехмультиплексоров 4 и хранится до момента подачи на входы 5 и б новых аргу- О ментов. Кроме того, значение а поступоступает на вход второго операнда второго сумматора-вычитателяпервой группы, Во втором сумматоре-вычитателе 1 первоц группы реализуется в соответствии с формулой (5) вы"ф(1 -ъ Д (1 ч("1ражение Ь - 2 а ь= Ь , благо"(т 1 даря чему вычисленное значение Ьс его выхода пос.тупает на вхоц первого операнда третьего сумматора-вычитателя 1 первой группы, а на входе знакового разряда второго сумматоравычитателяпо выражению (5) обраг зуется значение второго разряда результата искомого неизвестного ,гЗпначение м...

Номер патента: 1233142

Опубликовано: 23.05.1986

Авторы: Башков, Кувычко

МПК: G06F 7/548

Метки: вычисления, косинусов, матрицы, направляющих

...3 с выходов46-49 блока 2 регистровой памяти.Эти данные записываются но все разряды, кроме младшего, в регистры 254множителя, Регистры 253, 302 и 333 30частичных сумм в блоках 4-16 и младший разряд регистров 254 в блоках4-7 обнуляются,В следующем такте работы управляющего автомата сигналы присутствуют З 5на выходах 57 и 60 блока 3. Черезшину 23 управления они поступают вблоки 4 - 16, где на входы элементовИ 255-260 в блоках 4-7, входы элементов И 304-31 в блоках 8-10 и входы элементов И 335-338 в блоках 116 через шину 24 условий поступаютзначения двух младших разрядов регистров 254 множителя в парафазномкоде с выходов 87-90 блоков 4-7,Управляющие сигналы элементов И используются для получения суммы произведений в регистрах 253...

Номер патента: 1233143

Опубликовано: 23.05.1986

Авторы: Дудыкевич, Котыло, Отенко, Стрилецкий

МПК: G06F 7/548

Метки: вычисления, тригонометрических, функций

...сумматорыи. 3 использованы в качестве первого и второго управляемых делителей частоты.Работа первого управляемого делителячастоты описывается выражением 40АЙу =- Йх2"(1)где А - код, задающий коэффициент.деления управляемого делителя частоты;45Йх - приращение входной импульсной последовательности хуправляемого делителя частоты;7ЙУ - приращение выходной импульсн50нои последовательности ууправляемого делителя частоты;и - разрядность группы информационных входов накапливающего сумматора 2,55 43 аЭлемент ИЛИ 12 и элемент 15 задержки представляют собой импульсный сумматор, Поэтому Решая совместно уравнения (2) и (3),получа.емЕЙк = (1 + я-) Йх2Ф(4) Проинтегрировав выражение (5),находим текущее значение числа в счетчике 1 О; Е...

Номер патента: 1233144

Опубликовано: 23.05.1986

Автор: Глазачев

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...разности выглядят следующим образом: 50 О О О 1 О О 55 1 1 О 1 1 1цифры корня данкй строки, равной 1 единице плюс единица в младшем раэря С выходов коммутаторов первой строки числа остатка первой строки подаются на входы суммирующих ячеек второй строки и .на входы коммутаторОв второй строки, причем старший разряд остатка исключается. В сум- . мирующих ячейках второй строки происходит образование "углов" второй стРоки Уд (с 1), Ъ(с) (Уэ+У) (с 1) в дополнительных кодах и их суммирование с двумя числами остатка В первой строки и приращением ьА второй строки. При этом каждый первый угол" строки в дополнительном коде образуется как удвоенное значение всех цифр корня предыдущих строк, взятых инверсными, плюс единица в младшем разряде, каждый...

Номер патента: 1233145

Опубликовано: 23.05.1986

Авторы: Дрозд, Карпенко, Лебедь, Малярчук, Полин

МПК: G06F 7/552

Метки: вычисления, комплексного, модуля, числа

...шос 1 3=1 сМ.Код 1 щ с выхода блока 15 свертки помодулю три поступает на первые входы сумматоров по иодулю два шестойгруппы 7, транслирующих этот кодпри правильной работе устройства навходы блока 18 свертки по модулю три,На другие входы этого блока поступает код М, причем нечетные разрядыкода М и четный разряд кода км приходят на нечетные входы блока 18,имеющие весовые Функции "1" а чет/ные разряды кода М и нечетный разряд кода КМ приходят на четные входыблока 18, имеющие весовые. функции"1". При этом на выходе блока 18образуется код К, принимающий значения "01" и "10", если (М)шод ЗФ 1 сМ.Код К поступает на входы второгосумматора 19 по модулю два, преоб -разующего его в сигнал С, равныйнулю при правильной работе устройства....

Номер патента: 1233146

Опубликовано: 23.05.1986

Авторы: Кривогин, Медведева, Полулях

МПК: G06F 7/552

Метки: возведения, степень

...его обнуления до второго обнуления третьего счетчика 6 и зафиксированное внем к началу третьего такта.Аналогично продолжается возведение в более высокие степени,Рассмотрим возведение в степень,когда Т, Т с 2 Т (фиг. 3),Исходное состояние устройствааналогично рассмотренному для первого случая. При таком соотношении периодов Т, и Т, первым переполняетсясчетчик 5. Следовательно, в первомтакте работы устройства из И импульсов с периодом , формируется временной интервал 6, = Н Т который одновременно квантуется опорными импульсами с периодом следования Т,поступающим на вход суммированиясчетчика 14, в результате чего формируется число-импульсный код(8) 1, = 1,Т,/Т, = ЖК,где Б, - число импульсов, вычтеиных из счетчика 6 за время МОТ и од...

Номер патента: 1233147

Опубликовано: 23.05.1986

Авторы: Ашман, Браво

МПК: G06F 7/64

Метки: варианты, его, интегрирующее

...реализуют импульсный выход с частотой, пропорциональной срецнему значению Х (с) . В ряде случаев оказыва 5 Оется достаточным более простое ограничение по максимальному значениюХ)с,ксь которое не меняется в течение всего процесса работы устройства, Величина с =) при этом является постоянной. Последнее условие применимо в навигационных вычислителях подвижных объектов, где значение Х и )определяются максималь)ИД КСной скоростью движения этих объектов11и являются таким образом сменнымиконстантами вычислителя, Переход отоцного значения )к другому приустановке вычислителя на различныхобъектах осуществляется простой коммутацией.Практически все способы основанына транспозиции и образовании вариационного ряца и отличаются лищь...

Номер патента: 1233148

Опубликовано: 23.05.1986

Авторы: Кириллова, Петров, Степанов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...коммутаторы 61-бк обратно во вторую группу решающих блоков 5: из 5 в 5 , из 5 в 51, и т.д. Для этого используются регистр 71 вывода, ключи 72 двунаправленного коммутатора 6 промежуточных данных. Кроме того, соседние решающие блоки первой группы обмениваются через коммутатор 4 исходных данных и результатов и блок 3 значениями суперпозиции, которые являются граничными значениями для расчета поля в подобласти. Так как количество подобластей на одну больше, чем количество вычисляемых условий сопряжения, то при расчете поля участвует и решающий блок 5в который предварительно пересылается исходная информация из решающего блока 5, . Вычисление поля в решающих блоках 5 первой группы осуществляется по формулам (6) . Алгоритм работы решающего...

Номер патента: 1233149

Опубликовано: 23.05.1986

Авторы: Петров, Яцунов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...первого операнда, девятый выход - с управляющим входомсумматора, десятый выход - с входомсинхронизации регистра частичногорезультата, первая группа входов кода режима синхронизатора - с выходами дешифратора команд, входы которого соединены с выходами регистра команд, выходы ключей второй груп 30пы - с информационными входами регистра второго операнда, регистракоманд и с информационными входамирегистра первого операнда, выходысчетчика команд соединены с информаЗ 5 ционными входами регистра адреса,выходы регистра частичного результата - с входами первого слагаемогосумматора, входы второго слагаемого которого соединены с информацион- "0 ными выходами регистра первого операнда, выходы сумматора соединены синформационными входами...

Номер патента: 1233150

Опубликовано: 23.05.1986

Авторы: Герасимов, Караваев, Шахмейстер

МПК: G06F 7/68

Метки: умножитель, частоты

...для частоты на выходе преобразователя 71 с(2 --- )Кг гогде с - коэффициент преобразованияпреобразователя 7. 55Таким образом получаем систему из п дифференциальных уравнений (и = 4); последнее из которых имеет вид где К - выходная частота умножителя,- коэффициент деления делителя 9 частоты, равный ко- З 0эффициенту умножения устройства.Частота Г, на выходе преобразо-вателя 5 код - частота определяется параметрами преобразования количест во импульсов - частота и, считая для простоты математических выкладок это преобразование линейным (в общем случае оно может быть и нелинейным), равна 40 1 1 г 1 л 1 с1+ -р+ -- р в в -рс се.П=гИз этого выражения видно, что поря - док передаточной функции равен количеству реверсивных счетчиков, а...

Номер патента: 1233151

Опубликовано: 23.05.1986

Автор: Ерухимович

МПК: G06F 7/70

Метки: выполнения, математических, операций, псевдостохастическое

...пропоэццоРцалькые 2 ( р = 1,2,3. . .и), поступают на управляющие входы коммутаторов 2,3 и 11, информационные входы кого2331 5 40 рых подключены соответственно к выхо дям разрядов регистров 1 и 9 и бпокя 1 б памяти. Ня выходах коммутаторов образуются псевдослучайные последовательности, которые имеют математические ожидания, пропорциональные значениям преобрязуемьх чисел, я модуль коэффициента взаимной коррелялции - порядка 2 . В первой итерации производится преобразование входного числа и псевдослучайную последовательность, а также преобразоняние в последовательность двоичного кода первого коэффициента ряда а, считан. ного из блока б памяти по нулевому адресу, установленному н счетчике 15.При работе с инверсными значениями входного...

Номер патента: 1233152

Опубликовано: 23.05.1986

Авторы: Федоров, Филимонова, Яковлев

МПК: G06F 7/70

Метки: дифференциатор, стохастический

...выход элемента 4 задержки подключен к разрешающему входу элемента ЗАПРЕТ 5, запрещающий вход которого соединен с вторым входом элемента И 2 и с выходом второго преобразователя 6 число- вероятность а выход - с вторым вхо. дом элемента ИЛИ 3.Стохастический дифференциатор управляется последовательностью синхроимпульсов, подаваемых на соответствующие входы преобразователей 1 и 6 число - вероятность. Обозначим череза; и Ь, двоичные символы, появляющиеся в -м такте работы устройства на 30выходах соответственно первого 1 и второго 6 преобразователей числЬ - вероятность,. При этом Р А, Р = = В, где Рс Р - соответственно вероятности появления символов аЬ, . 351 С учетом операционных возможностейэлементов И 2, ИЛИ 3 и ЗАПРЕТ 5 паотношению к...

Номер патента: 1233153

Опубликовано: 23.05.1986

Авторы: Евстигнеев, Кошарновский, Маркин, Новожилов

МПК: G06F 7/72

Метки: суммирования

...только одно может бытьчетным или кратным степени двойки,то невозможно подобрать такое Б, которое удовлетворяло бы условию 2Б = Р/2 (где, в частном случае,1 = 8). Поэтому в дальнейшем будемполагать, что Б - Р/2, Наиболее удачным набором оснований СОК для Б = 2вггяется 3Р = 13, для которых Р = 520, Р/2- 260. Удобство таких оснований состоит и в упрощении преобразователейи 2, поскольку в качестве остаткаот двоичного числа по основанию Р- 8 можно взять три его младших двоичных разряда, Тогда преобразователи1 и 2 должны формировать толькоостатки по основаниям Р = 5 и Р3- 13. В общем случае добиться такогоупрощения не всегда удается, поэтомучертеж выполнен для общего случая.Двоичная разрядность основания равна.ш = 1 од Р,где 1-...

Номер патента: 1233154

Опубликовано: 23.05.1986

Авторы: Каревский, Краснобаев, Панков, Фоменко

МПК: G06F 7/72

Метки: возведения, квадрат, модулю, чисел

...возведения чиселв квадрат по модулю Р работает следующим образом,При определении квадрата числа ввещественной области на вход 1 устройства поступает двоичное число А,которое через блок 8 элементов ИЛИпоступает на вход дешифратора 9. 54 3С выхода дешифратора 9 операнд Ав унитарном коде через определенныйэлемент ИЛИ 10 поступает на соответствующий вход шифратора 11, С выходашифратора 11 результат операции А(шоо Р) поступает на выход 3 устройства.При определении квадрата числа вкомплексной области на вход 2 устрой-.фства поступает двоичное число А == а + Ь,Значение Ь в двоичном кодепоступает на первый вход блока 5 умножения, с выхода которого значение ЬР,одновременно с значением а, поступает на вход сумматора 7. С выхода сумматора 7...

Номер патента: 1233155

Опубликовано: 23.05.1986

Авторы: Остроумов, Самарский, Сидоренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/36

Метки: контролем, микропрограммное

...безусловного перехода четвертого типа.Блок 9 элементов ИЛИ предназначен для передачи кодов адресов строк блока 2 памяти микрокоманд с выхода буферного регистра 4 и с выхода элементов И 11. О Элемент ИЛИ 12 предназначен для определения ошибки при переходе к строке с ненулевым адресом при выполнении микрокоманды безусловного перехода третьего типа. 15Элементы ИЛИ 23 и 24 предназначе-ны для формирования сигналов управления коммутаторами 5 и 6 соответственно.Элемент ИЛИ 19 предназначен для формирования сигнала управления рабо-, той элементов И 15-18.Элемент ИЛИ 26 предназначен для передачи сигнала сбоя (отказа) на ин формационный вход триггера 8 в случае его возникновения на выходах соответствующих элементов.Схема 21 сравнения...

Номер патента: 1233156

Опубликовано: 23.05.1986

Авторы: Попова, Рейзин, Рубинштейн, Силина

МПК: G06F 11/16

Метки: блоков, цифровых

...окончания интервала измерения полученная сигнатура поступает на вторую группу информационных входов блока 7 сравнения сигнатур, выполненного на, основе запоминающего устройства. Первая группа входов блока 7 сравнения сигнатур подключена к группе выходов номера параметра блока 8 управления.Если сигнатура первого параметра правильная, на выходе 12 устройства устанавливается сигнал логической единицы такой же сигнал находится на первом выходе блока 7 сравнения сигнатур. В этом случае на выходах номера параметра блока 8 управления выставляется код, соответствующий следующему контролируемому параметру. В мультиплексоре 3 и коммутаторе ц управляющих сигналов первые каналы закрываются и открываются вторые.Цикл измерения повторяется....

Номер патента: 1233157

Опубликовано: 23.05.1986

Авторы: Никифоров, Щербаков

МПК: G06F 11/26

Метки: группе, дефектов, кратных, объектов, поиска

...объекта. Сравнивая эти коды, индицированные, например, с помощью светодиодов один под другим, оператор устанавливает код, а следовательно, и контролируемый объект, который отличен от других. При этом процесс выделения неисправного объекта может основывать. ся либо на использовании эталонного объекта замены, либо на мажоритарном 1 О принципе.Определив таким образом неисправ - ный 3 -й объект 1 группы, оператор отключает его с помощью 3-го переключателя 15 группы, предварительно за фиксировав номер неисправного объекта по показанию первого блока 13 индикации.Отключение 3-гоконтролируемого объекта 1 группы представляет собой пе. 2 о рестроение всех И-входовых узлов 11 неравнозначности группы в (И)-входовые путем подачи на их...

Номер патента: 1233158

Опубликовано: 23.05.1986

Автор: Попов

МПК: G06F 13/00

Метки: абонентов, каналами, связи, сопряжения

...устройства в блок управления;150 - группа цепей передачи управляющих сигналов из внешнего устройства в блок памяти адресов;151 - цепи пе редачи управляющих сигналов из блока управления в блок памяти адресов 152 - цепи передачи информации из блока памяти адресов в блок управления; 153 - цепи передачи управляющих 45 сигналов из блока управления в буферный регистр; 154 - цепи передачи информации из буФерного регистра в блок управления; 155 - группа цепей передачи информации из блока управле 50 ния в блок Формирования. Формуляров;156 вгруппа цепей передачи управляющих сигналов из блока управления в блок Формирования Формуляров;157 - группа цепей передачи управляющих сигналов из блока формирования формуляров в блок управления; 158 группа...

Номер патента: 1233159

Опубликовано: 23.05.1986

Авторы: Козюминский, Мятликов

МПК: G06F 15/00

Метки: вычислительная

...этого режима на вход десссифратора 2 подается адрес А 1= 1 (на вход 16), на вход 6 - двоичнаяинФормация 1 , на вход 9 сумматоракод настройки О, соответствующий операций а , Сигналы на остальных входах системы равны нулю. Операциявыполняется только в том блокевход элемента 22 которого подключенк возбуждаемому выходу дещифратора 2,что определяется кодом А = 1, поступающим на вход дещифратора 2, По аигналу синхронизации С, подаваемому навход 10, производится запись результата операции в регистр 21 -го блока 1,Режим 2, Операция выполняется в-ом блоке 1 в соответствии с выражениемсВ. С : =Ж С .СК С ,2 О где К С.- содержимое регистра 21Ф3-го блока, 1 Ф В отличие от предыдущего режима работы в этом режиме входная информа 1 цИя Зхх На...

Номер патента: 1233160

Опубликовано: 23.05.1986

Авторы: Куклин, Павучук

МПК: G06F 17/00

Метки: вычисления, логических, функций

...значений выходных сигналов. Затем процесс 50 вычисления СЛФ повторяется для очередной функции до тех пор, пока не вычисляются все функции. Тогда триггеры 71 - 73 блока 11 оказываются в нулевом состоянии и переводят блок 11 55 управления на выдачу сигналов для приема очередного входного и выдачу полученного выходного слова. Останов 160устройства может производиться в любой момент его работы нажатием кнопки "Стоп".Формула изобретения1, Устройство для вычисления логических функций, содержащее регистр новых значений входных сигналов, регистр новых значений выходных сигналов, регистр старых значений входных сигналов, регистр старых значений выходных сигналов, первый и второй элементы ИЛИ, блок выбора функции, два блока памяти,...

Номер патента: 1233161

Опубликовано: 23.05.1986

Авторы: Ефимов, Мазаник, Неффа

МПК: G06F 15/173

Метки: вычислительной, задач, распределения, системе

...закрываются, и единич 45 ный сигнал находится только на выходеэлемента ИЛИ 37. На выходе элемента И-НЕ формируется единичный сигнал,по которомуоткрывается элементИ 39.Далее производится анализ следующего разряда оставшихся сравниваемых чисел.Если же в первом разряде сравнива. емых чисел только нулевые коды или только единичные, то на выходе элемента И-НЕ 36 находится единичный сигнал, который открывает элемент И 39, Следовательно, в этом случае сразу производится анализ второго илипоследующих разрядов. После того, каквсе разряды сравниваемых чисел проанализированы, на выходе элементаИ 39 формируется единичный уровень.При этом на выходах 52 блока 3 выбора максимального числа содержитсяунитарный кодномера задания с максимальной...

Номер патента: 1233163

Опубликовано: 23.05.1986

Авторы: Витязев, Муравьев, Степашкин

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...выход которого подключен к первому входу умнажителя, выход которого подключен к инфармационцым зхацам первого и второго регистров произведений, а первый и второй информационные входы первого коммутатора подключены к выходам соответственна первого и второго регистров весовой функции, информационныевходы которых являются входами соответственно реальной и минной частейвесовой Функции устройства, второйкоммутатор и три буферных тегистра,а т л и ч а ю щ е е с я тем, что, сцелью повышения достоверности функциоцирования, оно содержит Формирователь адреса, второй и третий сумматоры, блок сравнения, третий и четвертый коммутаторы, выходы которыхподключены к информационным входамсоответственна первого и второго буФернЫх регистров,...