Устройство для вычисления модуля комплексного числа

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 7 5 4 С ИСАНИЕ ИЗОБРЕТЕН ЕТЕЛЬСТВ Н АВТОРСКОМУ П.Карчук 8 ИЯ МО вычис- повымодул ратнос а+1/4 Ь, аЬ+1/4 а, Ъ группу сва при пр 1 ил. т й прав- ервый т ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНЛЯ КОМПЛЕКСНОГО ЧИСЛА(57) Изобретение относится клительной технике и позволяесить достоверность вычислениикомплексного числа путем аппаго исправления одиночных неискостей. Устройство содержит и О 1233145 второи регистры аргументов, первыйи второй регистры контрольных разрйдов, с первой по шестую группы сумматоров по модулю два, с первого потретий сумматоры, первый и второйсумматоры по модулю два, первый ивторой коммутаторы, первый и второйблоки свертки по модулю три, триг-.гер. Состояние "1" выхода триггерауказывает на неправильное функционирование устройства.Код вычисленного значения модуля М по приближеннымвыражениям транслируется через п маторов на выход устр вильной работе устройИзобретение Относится к вычислительной технике и может быть использовано в специализированных преобразователях координат с повышенной надежностью.Цель изобретения - повышение достоверности вычисления модуля комплексного числа за счет возможности аппаратного исправления константных одиночных неисправностей,Устройство содержит первый 1 ивторой 2 регистры аргументов, первый 3 и второй 4 регистры контрольных разрядов, первую 5, вторую 6,третью 7 и четвертую 8 группы сумматоров по модулю два, первый 9, второй 10 и третий 11 сумматоры, первый сумматор 12 по модулю два, первый 13 и второй 14 коммутаторы,второй блок 15 свертки по модулютри, пятую 16 и шестую 17 группысумматоров по модулю два, первыйблок 18 свертки по модулю три, второй сумматор 9 по модулю два и триггер 20.Устройство работает следующим образом.В начальный момент времени в первый 1 и втором 2 регистры аргументов, первый 3 и второй 4 регистрыконтрольных разрядов заносятся соответственно в -разрядные мантиссы прямых кодов действительной а и мнимойсоставляющих комплексного числа иконтрольные разряды по модулю триэтих мантисс 1(а и (Ь . С выходов регистров 1-4 коды а,о,(а и 1(Ь посту -пают на первые входы сумматоров помодулю два соответственно первой 5,второй 6, третьей 7 и четвертой 8групп. На вторые входы сумматоров помодулю два первой 5, второй 6, тре,тьей 7, четвертой 8, пятой 16, шестой 17 групп и сумматора 12 по модулю два поступает сигнал контроля Сс выхода триггера 20, Группа сумматоров по модулю два состоит из сумматоров по модулю два, первые входыкоторых являются первыми входамиблока, вторые входы - вторыми .входами блока, а выходы - выходами группы. При этом на первый и второй вход первого сумматора 9 поступают соответственно код действительной составляющей и (и) старших разрядов кода мнимой составляющей, На выходе первого сумматора 9 определяется3145 2результат М сложения хода действительной составляющей со сдвинутымвправо на два разряда кодом мнимойсоставляющей, т.е. М 1-.=а+ 1/4 Ь,Лва младших разряда ь кода Ь по,цаются на первый информационный входвторого коммутатора 14,На первый и второй входы второгосумматора 10 поступают соответственно код мнимой составляющей и (и)старших разрядов кода действительнойсоставляющей. На выходе второго сумматора 10 определяется результатМ 2 сложения кода мнимой составляющейсо сдвинутым вправо на два разрядакодом действительной составляющей,т.е,М 2-Ь+1/4 а. а+1/4 Ь, еслиЬ+1/4 а, если аЬ Ъ а 45 Код М поступает на первые входысумматоров по модулю два пятой группы 16, транслирующих этот код при правильной работе устройства (т.е, сигнале контроля с=о) на выход уст О ройства. Второй коммутатор 14 пропускает на выход младшие разряды меньшего из кодов о и ь .Коды с выходов второго коммутатора 14 и сумматоров по модулю два групп 7 и 8 поступают на входы блока 15 свертки по модулю три, причем нечетные разрядь. кодов 1 д и ,Ь и Два младших разряда л кода а подаются на второй инФормационный входвторого коммутатора 14,7 На первый и второй входы третье-го сумматора 11 поступают соответственно коды действительной и инверсвные коды мнимой составляющих комплексного числя При этом на выходетретьего сумматора 11 вычисляетсяразность кодов а и Ь .Сигнал с выхо,ца разряда 3 н поступает на первый вход сумматора 12 ло модулю два, транслирующего этот сигнал при правильной работе устройства, т.е. С =о (сжимаемым с выходатриггера),на управляющие входы перНОГО 13 и второго 4 коммутаторов.На выходе первого коммутатора 13определяется приближенное значениеМ модуля комплексного числа:четный разряд каца п подаются на нечетные входы блока 15, имеющие весовь 1 е функции, а четные разрядь 1 колов 1 а и 1 и нечетный разряд кода гп подаются на четные входы блока 5 свертки по модулю три, имеющие весовые Функции 1 .При этом на выходе второго блокасвертки по модулю три образуется код а=(1 о+11-щ)вод 3, являющийся вычетом по модулю три кода М. Действительно:+1 са)тпод 3,из чего с учетом отбрасываемых младших разрядов следует(М) шос 1 3=1 сМ.Код 1 щ с выхода блока 15 свертки помодулю три поступает на первые входы сумматоров по иодулю два шестойгруппы 7, транслирующих этот кодпри правильной работе устройства навходы блока 18 свертки по модулю три,На другие входы этого блока поступает код М, причем нечетные разрядыкода М и четный разряд кода км приходят на нечетные входы блока 18,имеющие весовые Функции "1" а чет/ные разряды кода М и нечетный разряд кода КМ приходят на четные входыблока 18, имеющие весовые. функции"1". При этом на выходе блока 18образуется код К, принимающий значения "01" и "10", если (М)шод ЗФ 1 сМ.Код К поступает на входы второгосумматора 19 по модулю два, преоб -разующего его в сигнал С, равныйнулю при правильной работе устройства. Этот сигнал запоминается натриггере 20,Сигнал С на выходе триггера 20,являющемся контрольныи выходом устройства, указывает при значении С=на неправильное функционирование устройства, В этом случае на вторые вхо.ды сумматоров по модулю два первой5, второй 6, третьей 7, четвертой8, пятой 16 и шестой 17 групп и сумматора 12 по модулю два поступаетзначение "1", которое приводит к получению на их выходах кодов, инверсных по отношению к поступающим наих первые входы. На выходах коммутаторов 13 и 14 появляются соответственно .коды М ив . Код я и коды,жа,233145 41 поступают на входы второго блока15 свертки по модулю три, которыйвычисляет код км =(ка+в-гп).Коды М и хм поступают на первыевходы соответственно сумматоров помодулю два пятой 16 и шестой 7групп, которые в соответствии со значением с =1, подаваемым на вторыевходы, инвертируют указанные коды, О образуя на выходе коды М и км . КодМ поступает на выход устройства, атакже вместе с кодом кМ на входы блока 18 свертки по модулю три для получения кода К и затем кода С на сум.маторе 19 по модулю два и триггере 20.Следовательно, для случая с =1,соответствующего обнаружению в устройстве ошибки, на выходах и входах 2 О блоков 9-11 и 15, а также информационных входах и выходах коммутаторов 3 и 14 вырабатываются коды, инверсные по отношению к вычисленнымдля значения С =о. При возникновении 25 константной одиночной неисправностина перечисленных входах или выходахблоков устройства и соответственнообнаружении схемой контроля, на выходе триггера 20 устанавливается зна- ЗО чение сигнала с =1. Последнее приводит к инвертированию кодов, в результате чего значение сигнала в точкедействия неисправности совпадает с задаваемым, что позволяет получить (оперируя инверсными кодами) пра вильное значение модуля комплексного числа.Формула изобретенияустройство для вычисления модулякомплексного числа, содержащее дварегистра аргументов, два регистра кон.трольных разрядов, три сумматора,два коммутатора и первый блок сверт ки по модулю три, причем входы действительной и мнимой частей комплексного числа устройства соединены синформационными входами первого ивторого регистров аргументов соответ О ственно, входы контрольных разрядовдействительной и мнимой частей комплексного числа устройства соединеныс информационными входами первого ивторого регистров контрольных разря дов соответственно, выходы первогои второго сумматоров соединены с пер.выи и вторым информационными входами первого коммутатора соответствен1233145 ьфЭь Бод каз 277150 . Тираж б 71 НИИПИ роиэв.-полигр. пр-тие, г, Ужгород, ул но, выходы двух младших разрядов первого и второго регистров аргументов соединены с первой и второй группами информационных входов второго коммутатора, о т л и ч а ю ш е е с я тем, что, с целью повышения достоверности вычислений за счет возможности исправления константных одиночных неисправностей, в него дополнительно введены шесть групп сумматоров го модулю два, два сумматора по модулю, два, второй блок свертки по модулю три и триггер, причем выходы первого и второго регистров аргументов и первого и второго регистров контроль.ных разрядов соединены с первыми входами сумматоров по модулю два с первой по четвертую группы соответственно, выходы сумматоров по модулю два первой ивторой групп соединены с пер выми входами первого и второго сумматоров соответственно, входыраз-. рядов вторых входов первого и вто рого сумматоров (д=1, п, где и - 2 разрядность аргумента) соединены с выходами (+2) разрядов сумматоров по модулю два второй и первой групп соответственно, выходы старших разрядов сумматоров по модулю два первой и второй групп соединены с попарно объединенными входами двух старших разрядов вторых входов соответственно второго и первого сумматоров, Ходы сумматоров по модулю два первой группы сое,пинены с первой группой информационных входов третьегосумматора, вторая группа информационных входов которого соединена с инверсными выходами сумматоров по модулю два второй группы, выход знаковового разряда третьего сумматора соединен с первым входом первого сумматора по модулю два, выход которогосоединен с управляющими входами первого и второго коммутаторов, выход,первого коммутатора соединен с первыми входами сумматоров по модулю двапятой группы, выходы которых соединены с первой группой входов первого блока свертки по модулю три,вторая группа входов которого соединена с выхоцами сумматоров по модулю два шестой группы, первые входы которых соединены с выходами второго блока свертки по модулю три, вхо,цы первой, второй и третьей группкоторого соединены с выходами второго коммутатора сумматоров по модулюдва третьей и четвертой групп соответственно, выходы первого блокасвертки по модулю три соединены свходами второго сумматора по модулюдва, выход которого соединен с информационным входом триггера, выходкоторого соединен с входами второйгруппы сумматоров по модулю два спервсй по шестую групп и с вторымвходом первого сумматора по модулю два .