G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1120347

Опубликовано: 23.10.1984

Автор: Колюскин

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...входу третьего элемента И ивторому входу второго элемента И,выход которого соединен с управляющим входом второго сумматора-вычитателя и управляющими входами первого и второго мультиплексоров, выходыкоторых подключены к вторым входамсоответственно первого и второгосумматоров в вычитател, выход перво -го элемента НЕ соединен с вторымвходом .третьего элемента И, выходкоторого соединен с входами обнуления первого и второго регистров иуправляющими входами первого и второго блоков памяти, входы младших разрядов адреса которых объединены иподключены к выходу первого элементаИ, информационный выход первого регистра подключен к первым информационным входам первого и второго мультиплексоров, вторые информационные входы которых объединены и...

Номер патента: 1120348

Опубликовано: 23.10.1984

Автор: Белинский

МПК: G01R 23/16, G06F 17/00

Метки: анализатор, спектра

...соответственно третьего и четвертого сумматоров, выходы которых подключены к вторым входам соответственно первого и второго сумматоров и соединены с информационными входами соответственно первого и второго регистров, информационные выходы которых подключены к первым входам соответственно третьего и четвертого мультиплексоров, выходы которых подключены к вторым входам соответственно третьего и четвертого сумматоров, выходы разрядов первой группы первого и второго блоков памяти подключены к второму входу первого мультиплексора, выходы разрядов второй группы первого и второго блоков памяти подключены к второму входу второго мультиплексора, выходы разрядов третьей группы первого блока памяти подключены к адресному входу второго блока...

Номер патента: 1120349

Опубликовано: 23.10.1984

Авторы: Гущин, Московкин, Нодия

МПК: G06F 1/02, G06F 17/17

Метки: генератор, функциональный

...кодовые входы мультиплексора 14 в первое сос 11203Изобретение относится к автоматическому управлению, а именно к числовому программному управлению, иможет быть применено в системах программного управления координатными5перемещениями исполнительных органовстанков.Известен функциональный генератор,содержащий счетчики, элементы И, триг.гер, элемент ИЛИ 111,Недостатками этого генератора являются отсутствие возможности выборавыходной частоты и зависимости отвходных сигналов, а также отсутствиевозможности разгона и торможения ге 15нератора до нужной частоты импульсов.Наиболее близким к изобретению потехнической сущности является устройство, содержащее генератор импульсов,элементы И, счетчики, дешифраторы задержки, блок памяти, элемент ИЛИ 2...

Номер патента: 1120350

Опубликовано: 23.10.1984

Авторы: Кожомбердиева, Федоров, Яковлев

МПК: G06F 7/52, G06F 7/70

Метки: вероятностное, множительное

...сомножителей. Цель изобретения - повышение точности вычисления.Поставленная цель достигается тем,35 что в вероятностное множительное устройство, содержащее генератор случайных чисел. блок сравнения, первая группа входов которого является группой входов первого сомножителя устрои ства, вторая группа входов блока срав-. нения подключена к выходам генератора случайных чисел, введен блок элементов И, управляющий вход которого соединен с выходом блока сравнения, 45 группа информационных входов блока элементов И является группой входов второго сомножителя устройства, выходы блока элементов И являются выходами устройства. 50Предлагаемая структура устройства позволяет повысить точность вычислений за счет уменьшения дисперсии случайной величины...

Номер патента: 1120353

Опубликовано: 23.10.1984

Авторы: Билинский, Микельсон, Петерсоне

МПК: G06F 17/18

Метки: момента, третьего, центрального

...случайных чисел и блока сравнения объединены и подключены к выходу генератора тактовых импульсов,введены второй Сумматор, блок уМножения, блОк элементов НЕ, выход ко 353 2 торого соединен с входом цифроаналогового преобразователя и первым входом блока умножения, второй вход которого подключен к двухразрядномукодовому выходу блока сравнения, выход блока умножения соединен с входом первого сумматора, выходы первого и второго генераторов случайныхчисел подключены к первому и второму входам второго сумматора, информационный выход Которого соединен спервым входом блока элементов НЕ,выход переноса второго сумматора подключен к второму входу блока элементов НЕ, Причем блок сравнения содержит усилитель, инвертор, первый ивторой...

Номер патента: 1121664

Опубликовано: 30.10.1984

Автор: Джаши

МПК: G06F 1/02

Метки: базисных, генератор, радемахера-уолша, функций

...основного триггеров соответственно в (+ 1)-м разряде счетчика, пря мой выход основного триггера ) -го (" 1-в) разряда счетчика является выходом функции Уолша с номером 664 22 ф 1- 1 генератора, выход вспомогательного триггера-го разрядасчетчика, за исюйочением первогоразряда, является выходом функцийУолша с номером 2 п 3 генератора,выходы вспомогательных триггеров разрядов счетчика с номерами ь2 -1,где 1 г 2 ь - номера единичныхразрядов (нумерация со стороны младшего разряда, номер которого равен1) в двоичном представлений номераК Функции Уонша ( йе 1 - 2" - 1)КФ 2"+ 1- 1, Я Ф 2"," , подключены к входам сумматора по модулю,два, соответствующего Р-й ФункцииУолша, прямой выход основного триггера -го разряда счетчика...

Номер патента: 1121665

Опубликовано: 30.10.1984

Автор: Палиенко

МПК: G06F 3/02

Метки: ввода, информации

...час.тоты и с общей шиной устройства, второй подключен к второму входу преобразователя частоты и к первому информационному входу первого переключателя, первый и второй выходы 45 преобразователя частоты соединены с общей шиной устройства и вторым информационным входом первого переключателя соответственно, выход первого переключателя подсоединен к 56 шине нулевого потенциала устройства, выходы ключей с первого ио четвертый подключены через первый интегрирующий элемент к управляющему входу первого переключателя, непосред ственно - к информационным входам второго и третьего переключателей и через второй интегрирующий элемент . к управляющим входам второго и третьего переключателей соответственно, выходы второго и третьего переключателей...

Номер патента: 1121669

Опубликовано: 30.10.1984

Авторы: Коробка, Крылов

МПК: G06F 7/02

Метки: двоичных, единиц, кодах, сравнения, числа

...осуществлять сравнение количества единиц в двоичных кодах, . что существенно снижает область его применения в системах контроля. Цель изобретения - расширение об ласти применения,Поставленная цель достигается тем, что в устройство для сравнениячисла единиц в двоичных. кодах, содержащее группу из О триггеров, первую и вторую группы элементов И по рэлементов И в каждой группе, причем вход-го разряда первого сравниваемого числа соединен с первым входом установки в единичное состояние 1 -го триггера группы ( =1,2й, О - число разрядов сравниваемых чисел) вход начальной установки устройства соединен с первыми входами установки в ноль триггеров группы, тактовый вход устройства подключен к первым входам элементов И первой группы,...

Номер патента: 1121670

Опубликовано: 30.10.1984

Авторы: Краснобаев, Трусей

МПК: G06F 7/04

Метки: классов, остаточных, системе, сравнения, чисел

...групп, выходы шестого, седьмого, восьмого, девятогои одиннадцатого элементов И подключены к входам второго элемента ИЛИ,выход которого соединен с управляющими входами элементов И третьей и пятой групп, выходы пятого, двенадцатого, тринадцатого, четырнадцатого и пятнадцатого элементов И подключены к входам третьего элементаИ, выход которого соединен с управляющими входами элементов И четвертой и пятой групп. ответственно к первым входам сумматоров первой и .второй групп, вторые входы которых соответственно попарнообъединены и являются группой входов 1 констант устройства, а выходы подключены соответственно к первой и второй группам входов схемы сравнения, выход "Равно" которой подключен к первым входам элементов И первой и второй...

Номер патента: 1121671

Опубликовано: 30.10.1984

Авторы: Кабанов, Олеринский

МПК: G06F 9/50

Метки: заявок, процессорам, распределения

...входами триггера цикла и первым н вто-рым входами первого элемента ИЛИ,выход которого соединен с входомустановки в ноль триггера приорите.та, вход установки в единицу кото -рого соединен с третьим входомблока, единичный выход соединен спервым выходом блока, а нулевойвыход соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с единичным выхо -дом триггера цикла, нулевой выходкоторого соединен с первым входомэлемента И, второй вход которогосоединен с четверть 1 м входом блока,а выход соединен с третьим входомвторого элемента ИЛИ, выход которого соединен с вторым выходомблока.На фиг 1 представлена структурная схема предлагаемого устройстства; на фиг. 2 - блок приоритета;на фиг. 3 - блок коммутации,Устройство...

Номер патента: 1121672

Опубликовано: 30.10.1984

Автор: Полищук

МПК: G06F 9/50

Метки: запросов, многоканальное, обслуживания, порядке, поступления

...начиная со второго, вторые входы элементов И первой группы всех каналов, кроме последнего, соединены с выходом элемента И своего канала, вторые входы элемен тов И первой группы последнего канала соединены с инверсным выходом элемента ИЛИ своего канала, первый, второй входы элемента И каждого канала соединены соответственно с ин версным выходом элемента ИЛИ своего канала и с прямым выходом элемента ИЛИ следующего канала, тактовый вход устройства соединен в первом канале с тактовыми входами разрядов регист ра, а в остальных каналах с первыми входами элементов И второй группы, вход сброса устройства соединен с 2 1входами сброса разрядов регистроввсех каналов, выходы элементов Ипервой группы первого канала соединены с единичными входами...

Номер патента: 1121673

Опубликовано: 30.10.1984

Авторы: Зосимова, Фет

МПК: G06F 11/08

Метки: данных, кодах, представленных

...91-9 вторых входов пороговых блоков 3, группу выходов 101-10 0 пороговых блоков 3.На Фиг.2 представлен фрагмент схемы соединений между К-ми и (К+1)"ми парами элементов И и ИЛИ блоков 3.1, 3.2 и 3.3. Выход К-го разряда информационного регистра 1 (К=1,Н) соединен с входом 8 к,1 о порогового блока 31 Вход 9 ( =1, О - 1) соедиен с входом элемента И 7 к,11 , а выход 10 1,1 - с входом 81, ,11 . На входы 8 1 подаются константы 0Группа 4 элементов И содержит и элементов И 4 -4, а группа 5 элементов НЕ - й элементов НЕ. Первый вход элемента Исоединен с выходом 101 порогового блока 3, а второй - с выходом элемента НЕ 5 1 вход которого подключен к выходу 1 О, порогового блока 315. На вход элемента НЕ 5 д подается константа ююЬВыходы элементов...

Номер патента: 1121674

Опубликовано: 30.10.1984

Автор: Яковлев

МПК: G06F 11/10

Метки: контролем, параллельный, сумматор, четности

...сумматора, блок формирования параллельных переносов, блок младших разрядных сумматоров, выходы которого являютсявыходами суммы младших разрядов сумматора, блок гооомиоования старшего разряда суммы, выход которого является выходом суммы старшего разряда сумматора, блок формирования четности результата, блок предсказания четности результата, первый и второй блоки сравнения, выходы которых являются соответственно выходами "Сбой 1" и "Сбой 2" сумматора, причем первый вход первого блока сравнения подключен к выходу блока предсказания четности Результата, первый вход второго блока сравнения подключен к выходу блока формирования четности результата, вторые входы первого и второго блоков сравнения объединены между собой, первые и вторые...

Номер патента: 1121675

Опубликовано: 30.10.1984

Авторы: Дмитриев, Корбашов, Семин, Спирин

МПК: G06F 11/16

Метки: периодических, последовательности, сигналов

...цепи задержки на основесчетчика импульсов. В. качестве коль Оцевого счетчика 8 может быть использован регистр сдвига, например универсальный регистр сдвига 133 ИР 13 изноменклатуры микросхем серии 133.Устройство работает следующимобразом.В исходное состоянии первый ивторой триггеры обнулены (цепиисходного обнуления на фиг. 1не показаны), все разряды счетчика 8, 20кроме нулевого, находятся н состоянии ноль. В нулевом разряде счетчика8 записана единица,При поступлении на вход устройствапервого импульса контролируемой последовательности он попадает ца входпервого элемента 1 задержки, ца входэлемента И 2 и на вход элементаИЛИ-НЕ 4, С выхода элемента 4 инвертированный импульс поступает ца синхровход триггера 6 и задним фронтом переключает...

Номер патента: 1121676

Опубликовано: 30.10.1984

Авторы: Баринский, Иванов, Краснобаева, Ничего

МПК: G06F 11/18

Метки: резервированное

...5-7,с первым, вторым и третьим входамиэлемента ИЛИ и с входами соответствующих разрядов регистра 10. Выходысчетчиков 5-7 соединены с соответствующими входами модификации регистра 11, выход счетчика 6 сбоевблоков памяти, кроме того, соединенсо счетным входом счетчика 8, выход 15 20 которого соединен с входом четвер. того разряда регистра 1 О, а вход - обнуления - с аналогичными входами счетчиков 5-7 и первым выходом дешифратора 9, второй выход которого соединен с входом обнуления регистра 10. Выходы О, Ь и с регистра 11 соединены с входами управления конфигурацией резерва блоков 1-3 соответственно, а выход элемента 12 с входом установки этих блоков.Критерием отказа текущей конфигурации резерва блоков является И-кратное неудачное...

Номер патента: 1121677

Опубликовано: 30.10.1984

Авторы: Василевич, Коляда, Кухарчик, Ревинский, Чернявский

МПК: G06F 17/14, G06F 9/00

Метки: двухмерного, преобразования, процессора, фурье

...соединены соответственно с управляющим входом 1 -го счетчика базовых операций и счетным входом-го счетчика стадий, выход старшего разряда сдвигового регистра соединен с управляющими входами мультиплексоров первой, второй и третьей групп, входом старшего разряда регистра индикаторов режима, первым входом третьего элемента И и третьим входом второго узла анализа кодов счетчика базовых операций, счетный вход первого триггера подключен к выходу первого элемента И, первый вход которого подключен к выходу старшего разряда первого счетчика шагов, выход первого триггера подключен к входам младших разрядов сдвигового регистра, регистра индикаторов режима, первому входу второго элемен- та И и третьему входу первого узла анализа счетчика базовых...

Номер патента: 1121678

Опубликовано: 30.10.1984

Авторы: Зенцов, Чупик

МПК: G06F 17/14, G06F 9/00

Метки: вычисления, спектра, фурье

...операций умножения и сложения при вычислении нескольких коэффициентов Фурье, имеющих номеракоторые относятся к одной и той же,совокупности номеров,Сущность изобретения заключаетсяв цифровой обработке кода номеравычисляемого коэффициента Фурье,а также кодов вектора"столбца коэффициентов Уолша анализируемого дискретного вреенного процесса сцелью его преобразования в значениекоэффициента Фурье путем последовательного умножения на несколькотак называемых факторизованных матриц спектрального образования Уолша-Фурье, в которых число ненулевых элементов примерно в М меньше,чем в самой матрице спектральногопреобразования Г. Таким образом,реализуется быстрый алгоритм спектрального преобразования коэффициентовразложения временного процесса...

Номер патента: 1121679

Опубликовано: 30.10.1984

Авторы: Баркетов, Грек, Заблоцкий, Кирин, Торопов

МПК: G06F 11/08

Метки: данных, работе, сбора, эвм

...1),.установленном триггере 251сбора данных (фиг, 13) и сигнале УС 2 5с выхода первого дешифратора 249устанавливается триггер 253 разрешения, с единичного выхода котороговырабатывается сигнал ЕТРАБ, поступающий в блок 2 дифференциальныхприемников (Фиг. 1) и на управляющийвход блока 1 8 измерения работы диска(Фиг. 6). По сигналу УСЗ (фиг. 13)устанавливается триггер 252 ожидания; нулевой выход которого запрещает работу первого элемента И 248.С этого момента разрешена регистрация управляющих и информационных сигналов с выходов процессора 22 (фиг.1)и селекторного канала 28. 20Если регистры 8 и 9 режима и вводавывода свободны, то с выхода второгоэлемента ИЛИ 126 (фиг, 7) поступаетсигнал, разрешающий прием информациив триггеры 152 и...

Номер патента: 1123030

Опубликовано: 07.11.1984

Авторы: Мельник, Цмоць

МПК: G06F 7/06

Метки: сортировки, чисел

...ячейки,кроме первой, соединены с группойвыходов предыдущей ячейки, а группайнформационных входов первой ячейкиявляется группой информационных входов устройства 23 . Недостатком известного устройства является низкое быстродействие.Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что в устройстве для сортировки чисел, содержащем (И"1) ячеек анализа (,П - количество сортируемых чисел), каждая из которых включает схему сравнения, коммутатор и регистр, выходы разрядов которого соединены с первыми группами входов коммутатора . и схемы сравнения, выход которого подключен к управляющему входу коммутатора, информационные вход первой группы устройства соединены с установленными входами регистра первой ячейки...

Номер патента: 1123031

Опубликовано: 07.11.1984

Авторы: Борисов, Варакин

МПК: G06F 7/52

Метки: умножения

...двухрядового кода (1=1Й/2), инверсный выход старшего разряда (1+1)-й груп- ЗО .пы разрядов регистра множителя соединен с первым входом второго элемента И ( -го элемента 2 И-ИЛИ, с первыми входами полусумматоров Ь +1)-й группы полусумматоров и с (2+1)-м весовьи входом сумматора двухрядового кода, выход второго разряда (1+1)-й группы разрядов регистра множителя соединен с вторым входом второго элемента И к -го элемента 2 И-ИЛИ и с первым входом 1 с-го полусумматора, инверсный выход второго разряда В+1)-й группы разрядов регистра множителя соединен с вторым входом первого элемента И-го элемента 2 И-ИЛИ, выход младшего разряда(1+1 - Й группы разрядов регистра множителя соединен с третьим входом второго . элемента И 1 с -го элемента...

Номер патента: 1123032

Опубликовано: 07.11.1984

Автор: Добрыдень

МПК: G06F 7/552

Метки: квадратор, числоимпульсный

...И, второй вход которогосоединен с выходом младшего разрядавторого счеФчика, остальные разрядные выходы которого соединены с второй группой информационных входовсхемы сравнения, второй вход триггерасоединен с выходом формирователя импульсов, второй вход которого соеди-,нен с информационным входом квадратора, выход первого элемента И соединен с выходом квадратора. На чертеже представлена блок-схема предлагаемого числоимпульсного квадратора.Квадратор содержит генератор 1 Импульсов, формирователь 2 импульсов, элемент И 3, триггер 4, счетчик 5, счетчик 6, элемент И 7, схему 8 сравнения, элементы 9 и 10 задержки.Формирователь 2 импульсов форми- рует импульс на выходе при приходе на его первый вход тактового импульса с периодом Т с генератора...

Номер патента: 1123033

Опубликовано: 07.11.1984

Авторы: Петренко, Сухин

МПК: G06F 9/50

Метки: многоканальное, приоритета

...вход которого соединен с выходом однонаправленного элемента, выход элемента И соединен с вторым входом второго элемента И-НЕ. На чертеже приведена функциональная схема предлагаемого устройства.Устройство содержит в каждом кана ле 1 однонаправленный элемент 2 (на пример, диод), элементы И-НЕ 3 и 4, запросный вход 5, Разрешающий выход 6, элемент НЕ 7, элемент И 8. гПервый вход элемента И-НЕ 3 каждого канала 1 является соответствующим запросным входом 5 устройства, Выход элемента И-НЕ 3 является соответствующим разрешающим выходом 6 устройства и соединен с первым входом элемента И-НЕ 4 канала 1, выход которого соединен с вторым входом элемента И-НЕ 3 канала 1. Выходы однонаправленных элементов 2 каналов 1 соединены между собой. Вход...

Номер патента: 1123034

Опубликовано: 07.11.1984

Авторы: Плотников, Потапов, Флоренсов

МПК: G06F 7/544

Метки: вычисления, двух, переменных, функций

...вторыми выходами второго 4 и четвертого 6 блоков памяти, а ее выходподключен к знаковому входу накапливающего сумматора 11. Выход блокаФ19 синхронизации соединен с управляющими входами первого 3, второго 4,третьего 5, четвертого 6, пятого 7,шестого 8 блоков памяти с управляющими входами, первого 14, второго 15и третьего 16 буферных регистров,первого 12 и второго 13 коммутаторов,а также с управляющим входом накапливающего сумматора 11.В первом 3 блоке памяти имеетсярегистр, в который записывается информация с адресного входа; управляющий сигнал для блока памяти определяетлибо прием и запись с адресного входа, либо выборку по информационномувыходу,Узел 10 Формирования знака представляет собой одноразрядную логическую схему сложения по...

Номер патента: 1124271

Опубликовано: 15.11.1984

Авторы: Ваганов, Васильев, Гордин

МПК: G06F 3/02

Метки: ввода, информации

...4 и 5 к общей шине устройства, С выходов элементов И 2, 3, 9 и 10, элементов ИЛИ б, 7, 11 и 12 с выходов прямого и обратного переноса реверсивного счетчика 8 и элементов задержки 15 и 16 сигналы отсутствуют, На выходе цифроаналогового преобразователя 17 и, следовательно, на выходе интегратора 18 и выходе устройства 20 присутствует постоянное напряжение, соответствующее коду, присутствующему на входах, цифроаналогового преобразователя 17,3 1124 который поступает с информационных выходов реверсивного счетчика 8.При нажатии переключателя 4 деблокируется по второму .входу первый элемент И 2 и на вход прямого счета реверсивного счетчика 8 через первый элемент ИЛИ 6, а также на второй вход четвертого элемента ИЛИ 12 и да. лее на...

Номер патента: 1124281

Опубликовано: 15.11.1984

Авторы: Ларченко, Фурманов, Хлестков, Холодный

МПК: G06F 5/00

Метки: логических, представления, формы, функций

...-го яруса, выходы элементов не- равнозначности В(2 с 1-1)-й и 15 2 ч,) -й групп (с= 12 1 1 т:1, , и) Ф -го яруса соединены со входами элементов неравнозначности с (2)-го по (2 ф+Ф" ) -й ( -й группы (+ . ф ф 1 ) -го яруса, входы(2 ф ) -го элемента наравнозначности Ъ -й группы с 1-го яруса 8=1 2; с 1=2, о) соединены с 2 ф 1(2 Ъ) -м и 2 с"2 -и входами преобразователя, выходы элементов неравноэначности последней группы каждогояруса и 2 -й вход преобразователя являются выходами преобразователя.. 21 11 " 5 Имеем: 30 35 5Преобразование формы представле,ния логических функций из полиноминальной в СДНФ.Подадим на вхдды преобразователяформы представления логических функ+1(12, . /ь 2 =1 2 -1, т.е. на выходах преобразователя от 3 переменных...

Номер патента: 1124283

Опубликовано: 15.11.1984

Авторы: Лысиков, Яковлев

МПК: G06F 11/10, G06F 7/50

Метки: контролем, параллельный, сумматор, четности

...по седьмой группы соединены со входами. первого элементаИЛИ, выходы элементов И с восьмогопо одиннадцатый группы соединенысо входами второго элемента ИЛИ,первые входы одноименных элементовИ-НЕ группы и элементов ИЛИ-НЕ группы объединены и соединены со входами соответствуюиих разрядов первого слагаемого сумматора, вторыевходы одноименных элементов И-НЕгруппы и элементов ИЛИ-НЕ группы1 О Параллельный сумматор с контролем по четности (фиг, 1) содержит блок 1 формирования функций переноса, блок 2 формирования параллельных .переносов, блок 3 формирования разрядных полусумм, блок 4 формирования разрядных сумм, блок 5 формирования дублирующего выходного переноса, сумматор 6 по модулю два контроля выходного переноса, блок 7 формирования...

Номер патента: 1124284

Опубликовано: 15.11.1984

Автор: Волощенко

МПК: G06F 7/38

Метки: вычислительное, матричное

...причем каждая ячейка содержит одноразрядный сумматор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, пятый вход ячейки соеди нен с пятым выходом ячейки и первым входом элемента ИСКПЮЧАЮЩЕЕ ИПИ, второй вход которого соединен с вы;ходом элемента И, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом сумматора, второй вход, выход суммы, вход переноса и выход переноса которого соединены соответственно с третьим входом, третьим выходом первым входом и первым выходом ячейки, первый вход элемента И соединен с вторым входом и вторым выходом ячейки, второй вход элемента И соединен с четвертым входом и четвертым выходом ячейки, содержит стол бец из И управляющих .узлов, причем первый вход р-й ячейки дополнительного столбца матрицы подключен к...

Номер патента: 1124285

Опубликовано: 15.11.1984

Авторы: Баканович, Волковец

МПК: G06F 7/48

Метки: генератор, потоков, случайных, событий

...являются входом "Пуск"генератора, входом задания параметров процесса которого являются ин-,формационные входы регистров памятигруппы, выходы схем сравнения группысоединены с соответствующими информационными входами каждого мультиплексора группы, выходы которых соеинены с первыми входами ссответствующих элементов И группы, вторые вхоы которых подключены к -выходу датчиа потоков случайных импульсов, йнормационный выход второго счетчиа соединен с информационным входомторого дешифратора и с управляющимиходамй мультиплексоров группы иультиплесора, информационные входыоторого подключены к информационнымыходам соответствунзцих счетчиковгруппы, установочные входы которыхподключены к соответствующим выходамвторого дешифратора, выходы элементов И...

Номер патента: 1124286

Опубликовано: 15.11.1984

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточной, системе, счисления, умножения

..."ЗО тетрада блока инверсии.Устройство содержит регистр 1,вход 2 первого операнда, блок 3 удвоения кода, коммутатор 4, блок 5 инверсии, накапливающий сумматор 6,35 регистр 7, вход 8 второго операнда элемент ИЛИ 9, элемент И 10, элементНЕ 11, элементы И 12, 13, элементНЕ 14, элемент И 15, элемент НЕ 16,е входы 17-19 выходы 20 и 4 О21.Тетрада блока 3 удвоения кода содержит элементы И 22-31, элементы ИЛИ 32-37, элементы НЕ 38.-4 1.Тетрада блока 5 инверсии содержит 45элементы И 42-49, элементы ИЛИ 50-53, элементы НЕ 54-58.Информационный вход регистра 1соединен с входом 2 устройства, выходы его разрядов соединены с входами 50 блока 3 и коммутатора 4. Выход коммутатора 4 через блок 5 соединен с входом накапливающего сумматора 6.Выход...

Номер патента: 1124287

Опубликовано: 15.11.1984

Авторы: Кобринский, Орлова

МПК: G06F 7/49

Метки: времени, вычитания, кодов

...ИЛИ 1214 и элемент НЕ 15. Для приема вход3 112428ныл кодов времени служат входныеинформационные шины 16 и 17, выходной является шина 18. Для синхронизации устройства служат шины 19-21,Блок сравнения имеет выход 22, вычитатель имеет входы 23, 24 и выход 25,Блок сравнения (фиг. 2) содержитсхемы сравнения 26-31, элементы 0И 32-37, элемент ИЛИ 38, триггер 39,Число схем сравнения определяетсячислом цифр в кодах времени. Длясинхронизации блока сравнения служат,входы 40 и 41. 15Конкретное схемное выполнениевычитателя 4 в данном устройстве зависит от формы представления кодоввремени. Если коды времени представлены в двоичном коде, то в качествевычитателя может быть использован одноразрядный двоичный вычитатель, Длявычитания двоично-десятичных...