Устройство для вычисления полиномов

.8)видетельство ССОб Г 7/544, 198ельство СССР06 Г 7/544, 19 ВЫЧИСЛЕНИЯ ЛИ ть ет выпо дискре Лежандр е поэвол счислени олиномов до вида: ср,(, Я) =1121 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Иэобретениодновременные в ортогональных и второго порядка ь 1 ьи(и н М где с, (1, 11), с,(1, Н) и с (, Я) - дискретные ортогоиальные полиномы Лежандра соответственно нулевого, первого и второго порядка; 1=0Ы - номер текущей итерации; Н - количество итераций. Устройство содержит семь регистров сдвига 1 - 7, генератор 8 тактовых импульсов, первый, второй и третий сумматоры 9, 1 О и 11, блок 12 управления,. триггер 13, блок 14 задержки и три ключа 15 - 17, В режиме ввода блок 12 заносит в регист" ры 1, 4, 5 значение параметра С =1, в регистр 2 - А=б/Н(М), в регистр 3 В:6/И, в регистр 7 - -В =2/И, в регистр 6 - 2 А. Далее блок 12 переводится в режим вычислений полиномов по выражениям (1)-(3). 2 ил.где ср(1, И),ср, (1., И),ср (1 И) 1 Е(О, И) дискретные ортогональные полиномы Лежандра соответственно нулевого, первого и второго порядка;момент вычисленияполинома; Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях в системах автоматического управления.Целью изобретения является расширение класса решаемых задач за счетвозможности вычисления дискретныхортогональных полиномов Лежандра. второго порядка.На фиг, 1 представлена структурная схема предлагаемого устройства;на фиг, 2 - структурная схема блокауправления,Устройство содержит регистры 1-7сдвига, генератор 8 тактовых импульсов, первый 9, второй 10 и третий 11сумматоры, блок 12 управления, триггер 13, блок 14 задержки, первый 15,второй 16 и третий 17 ключи.Блок 12 управления содержит распределитель 18 импульсовшину 19логического "0", первый 20, второй21, третий 22 и четвертый 23 комму. таторы, блок 24 сравнения, триггер25, первый 26, второй 27 и третий28 элементы И, элемент ИЛИ 29, вход30 запуска, вход 31 контроля, выход 32 управления режимом ввода,выхоц 33 управления режимом вычислений, первый 34, второй 35, третий 36,четвертый 37 и пятый 38 выходы группывыходов выбора текущего регистрасдвига, выход 39 задания начальныхкоэффициентов, элемент 40 задержкии элемент НЕ 41.Устройство работает следующимобразом.Устройство вычисляет дискретныеортогональные полиномы Лежандравторого порядка:ср(1, И) = 11Ц(1, и)-121(1)61Ч (1 И) = ---И(И)6м1 +ИИ - количество вьсчислений полинома на интервале длительностью ИТ;5 Т - период дискретногтиВведя обозначенияб б с 2А= - ; В= -- ; С=1; В = - (2)И(И) ф И И 1 О и рассматривая изменение полиномов,когда 1 последовательно проходит значения от О до И, можно установить,чтоср с 1, И) С;15 ср,(1, и)=В- ср(1-1, и); (3)ср(1, И)=(21-1)А-В+ ср 2(1 1И) фгде ср,(0, И)= -1; ср (О, И)=1;л.=1, 2,.ве,ИфВ исходном состоянии в регистр 1 20 сдвига, а также в регистры 4 и 5сдвига записывается прямой двоичныйкод параметра г , в регистр 2 сдвига - коп, параметра 11 , в регистр 3сдвига - обратный код параметра Ь 25 в регистр 7 сдвига - обратный кодпараметра 5 , в регистр б сдвига -значение 2 А. Триггер 13 находится внулевом состоянии. Запись инФормации в регистры 1-7 сдвига выполняет ЗО ся с помощью блока 12 управленияследующим образом.В режиме ввода исходных данныхкоммутатором 22 подключают выход элемента И 28 к Р-входу триггера 25,Коммутатором 23 выбирают один из регистров 1-7 сдвига.Распределитель 18 формирует на ивыходах и последовательностей импульсов длительностью Т , периодом Т=иТо ои сдвинутых друг относительно другана время ТО=1/1, где Г - частота тактовых импульсов. С помощью коммутатора 20 набирают требуемьп 1 двоичныйкод. Коммутатор 20 подключает в единичных разрядах соответствующий выходраспределителя 18 к входу элементаИЛИ 29 на выходе которого формируется последовательный двоичный код.С помощью коммутатора 21 подают свыхода элемента НЕ 41 сигнал логи 5011 ической 1 на разрешающий вход элемента И 28, который пропускает навыход один импульс с и-го выходараспределителя 18. Импульс через ком 55мутатор 22 устанавливает триггер 25в единичное состояние в котором оннаходится и тактов и сбрасывается внулевое состояние после окончанияследующего импульса на и-м выходе3 1 распределителя 18. Единичный сигнал прямого выхода триггера 25 открывает элемент И 26, через который последовательный и разрядный двоичный код параметра поступает по выходу 39 блока 12 на входы регистров 1,4 и 5 сдвига. В результате под действием выходных сигналов генератора 8 тактовых импульсов в регистры 1,4 и 5 сдвига записывается двоичный код параметра С , Аналогичным образом в регистры 2,3,6 и 7 записываются соответствующие коды параметров А и б .После ввода исходных данных в регистры 1-7 сдвига с помощью коммутатора 22 подключают выход элемента И 28 к выходу 33 блока 12, который связан с 8-входом триггера 3. Коммутатором 20 устанавливается кодсоответствующий значению параметра С затем с помощью коммутатора 21 открывают элемент И 28, на выходе которого формируется импульс, устанавливающий триггер 13 в единичное состояние. Единичный сигнал с прямого выхода триггера 13 поступает на вход элемента 5, на другой вход которого в течение первого такта поступает код 1параметра Д , так как в регистре 2 сдвига установлен данный код, а информация с регистра 6 сдвига, где записан код параметра 211, задерживается на один такт.Под действием тактовых импульсов генератора 8 с регистров 3 и 7 сдвига информация в обратном коде поступает соответственно на входы элементов 16 и 17, на другие входы которых поступает единичный сигнал с прямого выхода триггера 3, Сигнал с выхода элемента 6 подается на вход сумматора 9, где суммируется с двоичным кодом параметра А и параметра С . В регистре 1 сдвига накапливается текущее значение, равноец( ) = А В+ сря(0, М)Сигнал с выхода элемента 17 поступает на вход сумматора 11, где суммируется с двичным кодом параметра С В регистре 5 сдвига накапливается текущее значение полинома первого порядка, но с обратным знакомщ,(1, Ы)=-(В-С)=-(В- у(0, Ы)3 . Во втором такте на вход сумматора О поступает код параметра 25, который суммируется с кодом величины А , содержащщся в регистре 2 сдвига, На выходе сумматора 10 появляется двоичный код, соответствующий величине 233140 4ЗА, который накапливается в регистре 2 сдвига и йоступает на второйвход сумматора 9, на первый входкоторого поступает предыдущее значение полинома, а на третий - обратныйдвоичный код величины Ь , В регистре 1 сдвига накапливается текущеезначение полинома, равноес,(з., 1 Я) (21-1)А-В+ сГ(1-1,И). (4) О В регистре 5 сдвига накапливаетсятекущее значение полинома первого по.рядка, равное1,(1, 1)=-(В - ,(1-1, )=-(1 В -С), (5)где С=1.В дапьнеишем устроиство функционирует аналогичным образом, реализуя соотношения (4 и 5) до тех пор,пока текущее значение полинома второй степени не достигнет значения,равного . В случае равенства текущего значения полинома заданномузначению на выходе блока 24 сравненияФормируется сигнал логической "1", 2 который открывает элемент И 27. Импульсный сигнал с выхода распределителя 18 импульсов через элемент И 27проходит на выход 32, откуда поступает на вход триггера 13, сбрасываяего в нулевое состояние, Триггер 13в нулевом состоянии закрывает ключи 15 - 7. В результате в регистре 1 сдвига фиксируется конечноезначение полинома вторсй степени, ав регистре 5 сдвига - конечное значение полинома первой степени, но собратным знаком. В регистре 6 сдвига содержится значение полинома нулевого порядка.Количество разрядов регистров 401 - 7 сдвига выбирается иэ условияи Ъ 2.(+1), где ш определяет размахпредставления параметров 2 Д, А, В,ВМаксимальное значение не превышает2 (И=2), а минимальное значениеопределяется требуемым количествомзначений полиномов (И) на интервалевычисления.5 ОФормула изобретенияУстройство для вычисления полиномов, содержащее генератор тактовых импульсов, блок задержки, три регистра сдвига, триггер, два сумматора, три ключа и блок управления, причем выход генератора тактовых импульсов соединен с входом запуска блока уп 1233140равления с синхронизирующими входамипервого, второго и третьего регистров сдвига и с входом стробированияэлемента задержки, выходы управлениярежимами ввода и вычислений блокауправления соединены с входами сброса и установки триггера соответствен.но, выход которого соединен с управляющими входами с первого по третийключей, выход и информационный входпервого ключа соединены с входом первого слагаемого первого и выходомвторого сумматоров соответственно,выход и вход второго слагаемого первого сумматора соединены соответственно с информационным входом и выходом первого регистра сдвига, первый второй и третий выходы группывыходов выбора текущего регистрасдвига блока управления соединены свходами разрешения записи первого,второго, третьего регистров сдвигасоответственно, входы записи начального кода которых соединены с выходомзадания наЧальных коэффициентов блока задания данных, а выход третьегорегистра сдвига соединен с информационньм входом этого регистра сдвига, причем блок управления содержитраспределитель импульсов, триггер,элемент задержки, элемент ИЛИ, первый, второй и третий элементы И, элемент НЕ, блок сравнения и четьюекоммутатора, причем вход запуска блока управления соединен с одноименным входом распределителя импульсоввыходы. которого соединены с информационными входами первого коммутатора, управляющие входы которого являются входами установки начальногокода устройства, выход первого коммутатора соединен с первым входомпервого элемента И и входом элементазадержки, выход элемента задержкисоединен с первым информационнымвходом блока сравнения второй информационный вход которого соединенс входом контроля блока управления,а стробирующий вход блока сравненияобъединен с одноименным входом элемента задержки и входом запуска блока управления, выход блока сравнениясоединен с первым входом второгоэлемента И, выход которого являетсявыходом управления режимом ввода блока управления, второй вход второгоэлемента И соединен с и-м выходомраспределителя импульсов, где и -1 О 15 20 25 ЗО 35 4 О 45 55 разрядность аргументов, и первым вхо дом третьего элемента И, второй входкоторого соединен с выходом второгокоммутатора, первый информационныйвход которого соединен с выходом элемента НЕ, вход которого соединенс шиной логического нуля устройстваи с вторым входом третьего элемента И, управляющий вход второго коммутатора является входом управленияперезапуском блока управления и устройства, выход третьего элемента Исоединен с, информационным входомтретьего коммутатора, первый и второй выходы которого соединены с выхоцом управления режимом вычисленийблока управления и информационнымвходом триггера блока задания данных, вход разрешения которого соединен с г,-м выходом распределителя импульсов, выход триггера блока управления соединен с вторым входом первого элемента И и первьи информационным входом четвертого коммутатора,;второй информационный вход которогоподключен к шине логического устройства, а управляющие входычетвертогокоммутатора являются входами выборатекущего регистра сдвига блока управпения и устройства, выходы четвертого коммутатора являются группойвыходов выбора текущего регистрасдвига блока управления, выход задания начальных коэффициентов которого соединен с выходом первого элемента И, управляющий вход третьегокоммутатора является входом управления вводом данных блока управленияустройства, вторая группа информационных входов первого коммутатора соединена с шиной логического нуля устройства, о т л и ч а ю щ е е с ятем, что, с целью расширения классарешаемых задач эа счет воэможностивычисления дискретных ортогональныхполипомов Лежандра второго порядка,в него дополнительно введены третийсумматор и с четвертого по седьмойрегистры сдвига, причем первый информационный вход третьего сумматора соединен с выходом четвертого регистра сдвига, выход четвертого сумматора соединен с информационным вхо.дом четвертого регистра сдвига,входы записи начального кода и синхронизирующиг входы с четвертого поседьмой регистров сдвига соединены свыходам задания начальнь"х коэффициен233140 39 35 Зб 37 ЗВ ЗЯ Составитель С, Куликоведактор И, Николайчук Техред Й. Олеиник Корректор В, Бутяга Заказ 2771/50 ВНИИПИ Госу по делам 113035, Иоскв.Производс ектная тов блока управления и выходом генератора тактовых импульсов соответственно, входы разрешения записичетвертого и пятого регистров сдвигасоединены с вторым выходом группы выходов выбора текущего регистра блокауправления, входы разрешения записишестого и седьмого регистров сдвигасоединены с четвертым и пятым дополнительными выходами группы выходоввыбора текущего регистра сдвига блока управления, информационные входыс пятого по седьмой регистров сдвигасоединены с выходами этих же регисФров сдвига, выходы первого, третьего и седьмого регйстров сдвига соединены с входом контроля блока управления и информационными входами второго и третьего ключей соответственно, выходы второго и третьего ключей соединены с входом третьего слагаемого первого и входом второго слагаемого третьего сумматоров соответственно, 10 вход второго слагаемого второго сумматора соединен с выходом блока задержки, информационный вход которого соединен с выходом шестого регистра сдвига.