G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1086421

Опубликовано: 15.04.1984

Авторы: Кутаев, Полетаев, Ставраков

МПК: G06F 3/02

Метки: ввода, информации

...сигнал дешифратора 5 является противофазным, отиосителЬ- но стробирующего сигнала дешифратора 4, поэтому длчтельность импульсов на выходе дешифратора 5, соответствующем поступающему на входы этого дешифратора выходному кодурегистра 3, равна длительности поло жительных импульсов на выходе формирователя 11. Пусть в регистре 3 записан нулевой код.40Каждый иэ элементов ИЛИ 14 блока 6 элементов ИЛИ осуществляет сложение одноименных нулевых, первых и т.д. выходов дешифраторов 4 и 5.,45На выходе элемента ИЛИ 14 блока элементов ИЛИ 6, который осуществляет сложение сигналов нулевых выходов дешифраторов 4 и 5, имеется непрерывная последовательность но ложительных импульсов на выходе формирователя 11. На каждом из остальных выходов...

Номер патента: 1086425

Опубликовано: 15.04.1984

Авторы: Коломийцева, Скубилин

МПК: G06F 7/06

Метки: выборки, значений, параметра, упорядоченной

...И этого узла анализа.На чертеже приведена схема устройства.Устройство для упорядоченной выборки значений параметра содержитузлы анализа 1,11,и узел управ 2ления 2, Каждый узел анализа 1 состоит из триггеров 3 регистра памятитекущих значений параметров, элементов И 4 первой группы, в узле анализа 1 - двух входовых, а в узлаханализа 1,1 1, - трехвходовых,первые входы которых соединены с входными клеммами устройства, элементаИЛИ 5, элемента ИЛИ 6, триггера управления 7, элементов И 8 второйгруппы, установленных в младшихразрядах узла анализа, элементовИ 9 третьей группы, группы элементовИЛИ 10 и элемент И 11. Узел управле 35ния 2 включает группу элементовИЛИ 12, группу элементов НЕ 13,группу элементов И 14, гп -входовойэлемент И 15,...

Номер патента: 1086426

Опубликовано: 15.04.1984

Авторы: Гузенко, Лисник, Пухов, Стасюк

МПК: G06F 7/52

Метки: вычислительное

...соединен с первым входом соответствующего сумматора помодулю два соответствующей группы,выходы 1-го элемента ИЛИ первойгруппы и (1-1)-го элемента И первой 35группы соединены с выходами 1.-го разряда устройства, управляющие входыкоммутаторов 1-й группы соединены свыходом (1+1)-го элемента И второйгруппы, второй информационный вход 40К-го коммутатора 1-й группы соединенс входом (К)-го разряда первогооперанда устройства, вторые входысумматоров по модулю два 1-й группысоединены с выходом (1+1)-го элемента ИЛИ второй группы и первым входомпервого разряда 1-го сумматора, выходы сумматоров по модулю два 1-йгруппы соединены с вторыми входамисоответствующих разрядов 1-го сумматора, первые входы элементов И 1-гостолбца матрицы соединены с...

Номер патента: 1086427

Опубликовано: 15.04.1984

Авторы: Лысиков, Рачевская

МПК: G06F 7/52

Метки: деления

...соединены соответственнос входами второй группы шифратора,На фиг.1 представлена структурнаясхема устройства для деления, нафиг.2 - структурная схема преобразователя дополнительного кода в прямойкод, на фиг.3 - структурная схемаблока уточнения цифры частногоф на,фиг.4 - структурная схема блокакоррекции.Устройство для деления содержитпреобразователь 1 дополнительногокода в прямой код, шифратор 2, блок3 уточнения цифры частного, умножители 4, сумматор 5 произведений,сумматор-вычитатель 6, блок 7 коррекции, шину.8 делимого устройства,шину 9 делителя устройства, шину 10знака устройства, шину 11 частногоустройства, шину 12 остатка устрой.ства.Преобразователь 1 дополнительногокода в прямой код содержит группу.сумматоров 13, 14 и 15 по...

Номер патента: 1086428

Опубликовано: 15.04.1984

Авторы: Жук, Савостьянов, Шитиков

МПК: G06F 7/548

Метки: масштабный, цифровой

...второго коммутатора, выходы первого коммутатора и выходного сдвигателя соединены с входами сумматора, выход которого соединен с выходом преобобразователя, вход дешифратора соединен с выходом входного сдвигателя.На фиг.1 представлена блок-схема преобразователя; на фиг.2 - диаграмма соответствия исходной и сжатой шкал.Цифровой масштабный преобразователь (фиг.1) содержит входной сдвигатель 1, дешифратор 2, коммутаторы 3 и 4, блок 5 маскирования, выходной сдвигатель 6, сумматор 7, входы 8-13 преобразователя.Для повьппения быстродействия преобразователь может быть выполнен однотактным. В этом случае связи-, покаэанные на чертеже, будут потенциальными. Все блоки преобразо(6) КЬ 1 = 2 3вателя могут быть выполнены известными...

Номер патента: 1086429

Опубликовано: 15.04.1984

Авторы: Кальянов, Кравченко, Лошкарев, Чинков

МПК: G06F 7/552

Метки: вычисления, квадратов, суммы, чисел

...чисел введены К40 ключей второй группы, третий элемент ИЛИ, К элементов НЕ, вторая группа элементов И, а накопитель выполнен реверсивным, причем выход каждого звена К-звенной линии задержки подключен к информационному45 входу соответствующего ключа второй группы, первый управляющий вход каждого ключа второй группы соединен с выходом соответствующего формиро" вателя строб-импульсов, второй управляющий вход каждого ключа второй группы соединен с выходом соответствующего элемента НЕ, вход каждого элемента НЕ соединен с соответствующим входом знака устройст" 55 ва и с вторым управляющим входом соответствующего ключа первой группы, выходы ключей второй группы 29 2соединены соответственно с входами третьего элемента ИЛИ, выход которого...

Номер патента: 1086430

Опубликовано: 15.04.1984

Авторы: Жеребятьев, Козюминский

МПК: G06F 7/62

Метки: временного, двоичный, интервала, код

...частоты,счетчик импульсов, элемент И,триггер управления и блок округлениярезультата измерения 1 ,Недостатком устройства являетсяузкий диапазон измеряемых интервалов.Наиболее близким по техническойсущности к пр.,длагаемому являетсяпреобразователь интервалов временив двоичный код, содержащий генератор импульсов эталонной частоты,элемент И, триггер управления,двоичный счетчик импульсов, причемвыход генератора импульсов эталонной частоты подключен к первомувходу элемента И, второй вход которого соединен с выходом триггерауправления, единичный и нулевойвходы которого подключены к входам"Начало." и "Конец" устройства, выходэлемента И подключен к суммирующему входу двоичного счетчика, выходкоторого является выходом устройства 21,Однако такой...

Номер патента: 1086431

Опубликовано: 15.04.1984

Авторы: Ключко, Кузнецов, Николаев, Петухов, Сорока, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммного

...регистра сдвига с второго по(К+1)-й соединены с входами элемента И-НЕ, выход которого соединен свторым входом второго элемента И,первым входом третьего элемента И,через элемент НЕ - с первыми входами элементов И (и+1)-й группы, ачерез одновибратор - с нулевым входом первого триггера управления н установочным входом счетчика, выходпервого элемента И соединен с пер 31 Ьвым входом четвертого элемента И,нулевым входом второго триггера уп"равления, а через второй элементзадержки - с входом синхронизацииуправляющего регистра сдвига, входомтретьего элемента задержки и единичным входом второго триггера уп"равления, выход которого соединен суправляющими входами с первого пов"й информационных регистров сдвига,выходы кода управления...

Номер патента: 1086432

Опубликовано: 15.04.1984

Авторы: Боев, Якушев

МПК: G06F 11/18

Метки: мажоритарно, обмена, режимом, резервированной, системы

...с блока 5 управления режимомобмена блок 8 местного управлениявырабатывает на выходе 16 сигнал"Конец операции". Результат операции фиксируется во втором 10 регистре и далее выдается через блок 6мажоритарных связей. Если же во втором такте проверкисигнал на выходе 24 блока 1 сноваотсутствует (ситуация 2) в любомтакте суммирования, то элемент 43запрета вырабатывает сигнал, и всчетчике 4 1 фиксируется второйсбой. На левом выходе последнегопоявляется сигнал, который подаетсяна запрещающий вход элемента 43 эапрета, запрещая его срабатываниепри поступлении последующих сигналов с элемента ИЛИ 42. На правомвыходе счетчика 41 сигнал отсутст 1вует, Состояние запоминающего элемента 33 изменяется таким образом,что запрещается обмен...

Номер патента: 1086433

Опубликовано: 15.04.1984

Авторы: Барыльский, Голоколос, Карлюка, Потепух

МПК: G06F 11/22

Метки: блоков, тестового, цифровых

...с входами записи соответственно регистра тестов и регистра уп-.равления коммутатором, информационныевыходы счетчика адресов соединены свходами четвертого элемента И, выходкоторого соединен с вторым входомтретьего элемента И и через элемент НЕЗОсоединен с вторым входом второго элемента И, каждый канал блока анализасодержит первый, второй и третий элементы равнозначности, причем каждыйвыход коммутатора соединен с первыми 35входами первого и втброго элементовравнозначности соответствующего ка. - .нала блока анализавыходы первого ивторого элементов равнозначности каж"дого канала блока анализа соединеныс входами третьего элемента равнозначности и с соответствующими входамипервого блока индикации, выход которого соединен с первым...

Номер патента: 1086434

Опубликовано: 15.04.1984

Авторы: Глушан, Курейчик, Щербаков

МПК: G06F 15/173

Метки: графа, подграфы, разбиения

...третьего буферного регистра и первыми входамивторой схемы сравнения, выход кото-.рой соединен с входом перезаписитретьего буферного регистра и управляющим входом матричного запоминающего блока, информационные входы ко-.торого соединены с информационнымивьмодами буферного матричного запоминающего блока, выходы матричногозапоминающего блока соединены с входами блока индикации, разрешающийвход которого подключен к выходупятого регистра сдвига, а вьмодытретьего буферного регистра соединены с вторыми входами второй схемысравнения. Каждый вход блока отображенияграфа соответствует вершине графа,а каждый выход-ребру между любойпарой вершин. Топология исходногографазадается блоком отображенияграфа таким образом, что при подачена его входы...

Номер патента: 1086437

Опубликовано: 15.04.1984

Авторы: Каневский, Куц, Некрасов, Федотов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...группы, выход сумматора по модулю два подключен к информационным входам с номерами.2 к (1+к)вод 6 и 2 (1+к) +Звех 36 к-го адресного коммутатора (1-1)-й группы, выходы разрядов счетчика циклов под" ключены к управляющим входам всех адресных коммутаторов, выходы адресных коммутаторов (-1)-й группы являются адресными выходами (1+1)-й группы блока управления.На фиг.1 представлена функциональная схема устройства; на фиг.2 - граф алгоритма быстрого преобразования Фурье над 32-точечными массивами данных.Устройство содержит генератор 1 тактов, блок 2 управления, блоки 3, 1-3 3 р/21 . памяти, арифметические блоки 4, 1-4.1 р/2, коммутаторы 5, 1- 5. 1 р/2, 6, счетчик 7 тактов, сумматор по. модулю два 8, адресные коммутаторы 9 элементы 10 и 11...

Номер патента: 1086438

Опубликовано: 15.04.1984

Авторы: Вершков, Ветохин, Голубева, Парфенов, Прокошенков

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...соединен с третьим входом девятого элемента ИЛИ и является пятнадцатым выходом блока управления, выходы семнадцатого, восемнадцатого элементов И и девятого элемента ИЛИ соединены соответственно с первым, вторым и третьим входами второго коммутатора, первый и второй выходы которого являются соответственно двенадцатым и тринадцатым выходами блока управления, первый выход дешифратора этапов является третьим выходом блока управления и подключен к входу третьего элемента НЕ, выход которого соединен с первым входом девятнадцатого элемента И, второй вход которого подключен к выходу четвертого эле"мента НЕ, вход которого соединен с выходом шестнадцатого элемента И, выход которого является вторым выходом блока управления, а выход девятнадцатого...

Номер патента: 1086439

Опубликовано: 15.04.1984

Авторы: Волкова, Грибов, Григорцевский, Доронин, Карев, Фоменко

МПК: G06F 11/34

Метки: аппаратуры, вычислительных, данных, машин, работе, систем, статистических

...триггерасоединены соответственно с первымвыходом первого сдвигающего регистра и с выходом третьего элемента И,входы четвертого элемента И соединены с третьим и четвертым входамиблока, входы второго элемента ИЛИсоединены с третьим и шестым входами блока, вькод четвертого элемента И подключен к первому входу третьего триггера, второй вход .третьего триггера и первая группа входоврегистра соединены с выходом третьего элемента. ИЛИ, выход третьеготриггера является пятым выходом блока, выход второго элемента ИЛИ подключен к первым входам элементов И третьей группы, вторые входы которых соединены с вторым входом блока,выходы элементов И третьей группы соединены с второй группой входов регистра, выходы которого подключенысоответственно к...

Номер патента: 1087973

Опубликовано: 23.04.1984

Авторы: Нечаев, Садыхов, Чеголин, Шаренков

МПК: G06F 1/02

Метки: генератор, функций, хаара

...входом )-го сумматоравычитателя (-й группы, ь регистровсдвига и дополнительный сумматор-вычитатель, причем 1 -й ключ (-й группы соединен первым входом с выходом(-го разряда двоичного счетчика ис входом 1-го регистра сдвига, а вторым входом - с выходом )-го разряда(-го регистра и с вторым входом );го25сумматора-вычитателя (;й группы, причем вход дополнительного сумматоравычитателя подключен к выходу первого разряда и -го регистра сдвига 21Недостатком известных генераторбвявляется их сложность.Цель изобретения - упрощение генератора функций Хаара.Поставленная цель достигается тем,что Генератор функций Хаара, содержа щий 2" ключей (2"- число генерируе;мых Функций Хаара ) игрупп по 2 "сумматоров-вычитателей в 1-й группе.(1=1-и - номер...

Номер патента: 1087974

Опубликовано: 23.04.1984

Авторы: Панов, Шевченко, Юренко

МПК: G06F 1/04

Метки: импульсов, многоканальный, распределитель

...разряда соединен с выходом мажоритарного элемента предыдущего разряда и с соответствующей выходной шиной, причем синхронизирующие входы всех триггеров подключены к тактовой шине, а инверсные выходы триггеров всех разрядов, кроме последнего, соединены с соответствующими входами элемента И-НЕ собственного канала, выход которого соединен с первым входом дополнительногомажоритарного элемента и с соответствующим входом дополнительных мажоритарных элементов других каналов.5 На чертеже приведена функциональная схема многоканального распределителя например, на 3 канала ).Устройство содержит каналы 1 - 3,каждый из которых состоит из разря дов 4, выполненных на мажоритарномэлементе 5. и триггере 6, элементИ-НЕ 7, дополнительный...

Номер патента: 1087975

Опубликовано: 23.04.1984

Авторы: Алпатова, Егоров, Новик

МПК: G06F 3/02

Метки: ввода, информации, цифровой

...является контактный диод, образованный токо- проводящим концентратором 2 и полупроводниковым кристаллом 1. Механическая система передачи усилия на концентратор с ограничителем хода толкателя, заключенные в корпус, включают металлиэированную пленку толкателя 7 и прокладку 5 с отверстиями 8 и 9, Металлизированный пленочный толкатель 7 расположен на прокладке 5,.из диэлектрического материала, толщина которой равна высоте концентратора 2 усилия. В прокладке 5 выполнено отверстие 8, в котором размещен концентратор 2.Ограничитель усилия пленочного толкателя 7 выполнен в виде прокладки 5 с дополнительным отверстием 9, сопряженным с отверстием 8, в котором размещен концентратор 2, и расширяющимся по направлению к толкателю 7....

Номер патента: 1087976

Опубликовано: 23.04.1984

Автор: Чернышев

МПК: G06F 3/02

Метки: ввода, информации

...пятый и шестой элементы И, первые и вторые вы,ходы клавиатуры соединены соответственно с первыми и вторыми информационными входами коммутатора, выходыкоторого соединены с входами шифратора и входами элемента ИЛИ ныходкоторого соединен с третьим входом З 0 первого элемента И, вторые входы первого и второго элементов И соединеныс выходом второго элемента НЕ, входкоторого подключен к первым входамтретьего и четвертого элементов И и З 5 является входом синхросигналов устройства, инверсный и прямой выходыпервого триггера соединены соответственно с первыми входами первого ивторого элементов И,выходы которых 40 соединены соответственно с прямыми инверсным входами второго триггерапрямой и инверсный выходы которогосоединены соответственно с...

Номер патента: 1087977

Опубликовано: 23.04.1984

Автор: Валкин

МПК: G06F 3/02

Метки: ввода, информации

...известного устройствазаключается в низком быстродействиииз-за задержки уже установившегосясигнала замыкания коммутационных элементов на элементе задержки.35Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем,подключены к выходам формирователяодиночного импульса и инвертирующему выходу второго дешифратора соответственно, неинвертирующий выходвторого дешифратора соединен с первым входом элемента И-НЕ, второйвход которого подключен к выходу коммутатора, а выход - к второму входуэлемента И и является стробирующимвыходом устройства.На чертеже приведена блок-схемаустройства,Устройство содержит коммутатор 1,группы коммутационных элементов 2,первый счетчик 3, первый дешифратор 4, формирователь 5...

Номер патента: 1087980

Опубликовано: 23.04.1984

Авторы: Байтальский, Люлькин, Орлович, Теплицкий, Шифрин

МПК: G06F 3/147

Метки: индикации

...- к управляющей шине устройства.На Фиг. 1 представлена принципиальная схема, секции устройства дляиндикации; на фиг. 2 - блок-схемавзаимного расположения секций устройства для индикации,Схема содержит тиристор 1, индикаторную лампу 2, первый резистор3, второй резистор 4, третий резис.тор 5, транзистор б, конденсатор 7,фотодиод 8, информационные шины 9,положительную шину 10 питания, отрицательную шину 11 питания, управляющую шину 12, ячейку 13 памятии секцию 14 устройства для индикации.Устройство работает следующим образом.В нормальных условиях к управляющей шине 12 приложен отрицательный потенциал. Управляющий сигнал поступает по управляющей шине 12 черездифференцирующую ВС-цепочку (третийрезистор 5 и конденсатор 7) на...

Номер патента: 1087984

Опубликовано: 23.04.1984

Авторы: Дереза, Рябуха

МПК: G06F 7/04

Метки: сравнения, чисел

...и второго элементов НЕ, шинаначальной установки устройства соединена с входами установки триггеров в единичное состояние, введенытретий элемент НЕ, первый, второй,третий и четвертый элементы ИЛИ-НЕ,причем входы первого и второго сравниваемых чисел устройства соединеныс первыми-входами соответственнопервого и второго элементов ИЛИ-НЕи информационными входами соответственно первого .и второго триггеров,инверсные выходы которых подключенык выходам несравнения устройства ивходам третьего элемента ИЛИ-НЕ,выход которого является выходом равенства чисел устройства, выходыпервого и второго элементов НЕ соединены с вторыми входами соответственно второго и первого элементовИЛИ-НЕ, третьи входы которых объединены и через третий элемент НЕ...

Номер патента: 1087985

Опубликовано: 23.04.1984

Автор: Кулаковский

МПК: G06F 7/06

Метки: двоичных, классификации, комбинаций, разрядных

...которого является -м позиционным выходом устройства, введены пороговый регистр и элемент ИЛИ-НЕ, причем входы порогового регистра ,подключена к входам задания порога устройства, выходы порогового регистра соединены с кодовыми входами (т+1)-й группы экстрематора, каждый -и выход экстрематора подключен к -у входу элемента ИЛИ-НЕ, выход которого является (в+1)-м позиционным выходом устройства,На фиг. 1 приведена схема устройства классификации М -разрядных двоичных комбинаций;на фиг. 2 временные диаграммы принимаемых двоичных сигналов и тактовых импульсов; на фиг. 3 - примеры выборочной комбинации, эталона и маски.Устройство классификации М-разрядных двоичных комбинаций (фиг.1) содержит в двоичных корреляторов 1 в экстрематор 2, элемент...

Номер патента: 1087986

Опубликовано: 23.04.1984

Авторы: Кенин, Пьянков

МПК: G06F 7/06

Метки: выборки, информации, сортировки

...к шине начальной установки уст-. ройства, а выход - к входу разрешения записи соответствующего элемента памяти, входы управления кольцевых регистров сдвиГа каждого узла анализа несовпадения с константой сравнения подключены к входу тактовых сигналов устройства, выходы узла анализа Количества единиц соединены с входами первой группы узла сравнения, входы второй группы которого подключены к группе входов задания константы сравнения устройства, выход узла сравнения соединен с информационным входом регистра результата, управляющий вход которого под" ключен к входу тактовых сигналовустройства, узел анализа количестваединиц содержит дешифратор, шифратор, элементы ИЛИ, причем входы узла анализаоколичества единиц соединены с входами дешифратора,...

Номер патента: 1087987

Опубликовано: 23.04.1984

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...устройства.Поставленная цель достигается тем, что в устройстве для суммирования двоичных чисел, содержащем накапливающий сумматор, счетчик, первый и второй элементы запрета, причем входы и выходы накапливающего сумма О тора являются соответственно разрядными входами устройства и младшими разрядными выходами устройства, выходы разрядов счетчика являются старшими разрядными выходами устрой- б 5 ства, знаковый выход счетчика является знаковым выходом устройства,выход переноса накапливающего сумматора соединен с прямым входом первого элемента запрета и .с инверснымвходом второго элемента запрета,прямой вход которого является знаковым входом устройства, выход второгоэлемента запрета соединен с входомвычитания счетчика и с инверснымвходом...

Номер патента: 1087988

Опубликовано: 23.04.1984

Авторы: Лубянов, Сазонов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...задержки, причем прямойвыход счетного триггера являетсявыходом суммы данного разряда сумматора и подключен к первому входуэлемента И, выход которого черезэлемент задержки соединен с выходомпереноса из данного разряда сумматора, второй вход элемента Л соединен со счетным входом счетноготриггера и выходом элемента ИЛИ,входы которого соединены со входомпереноса в данный разряд и входомоперанда устройства, нулевой входсчетного триггера соединен с шиной 30,сброса сумматора 23.Схема такого накапливающего сумматора является наиболее простой,Однако при реализации составляющих, ее элементов на МДП-транзисторах 35схема несколько усложняется .ввидутого, что не существует. достаточнопростой реализации элементов И иИЛИ на ИДП-транзисторах.Целью...

Номер патента: 1087989

Опубликовано: 23.04.1984

Автор: Филатов

МПК: G06F 7/544

Метки: кода, функциональный, число-импульсного

...импульса, выходы элементов И соединены с соответствующими входами элемента ИЛИ,выход элемента ИЛИ соединен с входом счетчикаНа чертеже представлена блок-схема функционального преобразователя,Функциональный преобразовательчисло-импульсного кОда содержитсчетчик 1, дешифраторы 2 и 3 добавления и пропуска импульса, элементы4 и 5 задержки, элементы б и 7 3,элемент 8 ИЛИ, вход преобразователя9,Дешифраторы 2 и 3 пропуска и добавления импульса представляют собойстандартные неполные дешифраторы,т,е. количество выходов в у которыхудовлетворяет соотношению а2игде о - количество входов. В данномслучае имеет место шс 1, т,е. приодних значениях кода на входе дешифратора возникает активный сигнална выходе, при других - пассивный.Упрощение...

Номер патента: 1087990

Опубликовано: 23.04.1984

Авторы: Мельник, Цмоць

МПК: G06F 7/552

Метки: возведения, степень

...вычислительного блока, выходрегистра основания степени 1-го вычислительного. блока соединен с информационным входом регистра основания степени (1+1)-го вычислитель. ного блока, выход коммутатора 1-говычислительного блока соединен синформационным входом регистра результата (1+1)-го вычислительногоблока, прямой и инверсный выходыстаршего разряда регистра показателястепени 1-го вычислительного блокасоединены соответственно с первыми вторым управляющими входами коммутатора 1-го вычислительного блока,выходы (К)-х младших разрядоврегистра показателя степени 1-говычислительного блока соединены соответственно с (К)-ми старшимиЗО разрядами регистра показателястепени (1+1)-го вычислительногоблока, выход коммутатора...

Номер патента: 1087991

Опубликовано: 23.04.1984

Авторы: Баканович, Волорова, Головань

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...полярности 5)..Первый регистр 9 памяти служитдля.приема и хранения кода, определяющего амплитуду и полярность оче. редного импульса выходного процесса.Второй регистр 10 памяти служитдля запоминания кода, определяющего.длительность очередного импульса,Делитель 11 частоты предназначендля преобразования кодов, хранящихсяво втором регистре 10,во временнойинтервал,Первый дешифратор 12 предназначендля.выработки сигнала, указывающегона окончание формирования интерваламежду импульсами. Второй дешифратор13.вырабатывает сигнал, указывающийна окончание формирования импульса.Триггер 14 предназначен длявыработки сигналов разрешения работпервого генератора 4 тактовых импульсов и второго генератора 5 тактовых .импульсов.Первый счетчик 15...

Номер патента: 1087992

Опубликовано: 23.04.1984

Авторы: Анисифоров, Анишин

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...выход реверсивногосчетчика соединен с информационнымвходом дешифратора, выход которогосоединен с единичным входом второготриггера.На Фиг. 1 показана структурнаясхема генератора; на фиг. 2 временные диаграммы, поясняющиеработу генератора.Генератор случайного процессасодержит генератор 1 пуассоновскоЗ 0 го потока импульсов, первый 2,второй 3 и третий 4 элементы И, первый5 и второй б триггеры, элемент 7задержки, генератор 8 импульсов,реверсивный счетчик 9, цифроанало"35 говый преобразователь 10 и дешифратор 11.Дешифратор 11 представляет собой,в-входовый элемент И(в=6 Я, где1-фИ - емкость реверсивного счетчикащ 0 9), один из входов которого соединен с единичным выходом старшегоразряда, а остальные е -1 входовс нулевыми...

Номер патента: 1087993

Опубликовано: 23.04.1984

Авторы: Кобайло, Кузьмич, Черников, Якубенко

МПК: G06F 7/58

Метки: генератора, случайных, чисел

...т ттголцогс набора событий состоит в заломи аки факта появления случайных чисел, представленных дешифрлтоРОМ В ", тГЛРЦОМ КОДЕ В ПОРЯДКЕ ИХ следов:.пя с выхода генератора 2 случлнь чисел на блоке триггеров 4.Происходит это следующим образом, Первый тактовый импульс поступлет ца первый вход бзокд управления, на вход счетчика 7 и на вход Генератора 2 случдйцьх чисел. Генератор 2 случайных чисел вырабатывает по этому импульсу некоторое случайное число 1 т. которое поступает на информационные выходы дешифратора 3, При наличци нд его втором входе нулевого ровня поступающего с первого пыхоДл блокт 1 б тпРтзвлспияп 1 ЭОисхОДит дешифрлцтя данного случайного чпслд И;тд ОДЦОМ ЦЗ ЫХОДОВ ДЕШФРДТОРД В тот Н: Е д,1 ТЕЛЬцгтСТИ тдКтОВОГО СИГНа.л...