Умножитель трех двоичных переменных

(2) (22) (46) (72) О В и В. (53) (56) У О т и эк тв. Испол ройст тельн 1983,СУДАРСТВЕННЫЙ ИОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ ИОТКРЫТИЙ 3696304/24-2431.01.8423.05,86. Бюл. Р 19Ю. П. Журавлев, И. А. Гнеден Дудкин, О. В. ДядюкВ. Петращев681.325(088,8)Авторское свидетельство СССР 4908, кл. С Об Р 7/52, 1981. торское свидетельство СССР 531, кл. С 06 Г 7/52, 1976. равлев Ю. П. Материальная час плуатация вычислительных сред нительные арифметические уства микропроцессорного вычисли ого комплекса, - Л.: ПВУРЭ, с. 27-130.(54) УМНОЖИТЕЛЬ ТРЕХ ДВОИЧНЫХ ПЕРЕМЕННЫХ(57) Изобретение относится к области ычислительной техники и может быть спользовано в спе иализи ованных ви ц рвычислительных устройствах. Цельизобретения - повьппение быстродействия устройства. Оно содержит первый и второй регистры, блок формирования произведений изузлов формирования частичных произведений,сумматор, регистр результата. Новымв устройстве является третий регистрсомножителя и (щ) блоков формирования произведений. 1 з.п.ф-лы, Зил.Изобретение относится к вьяислительной технике и может быть использовано в специализированных вычислительных устройствах для вычисленияэлементарных функций типа з 1.п х,СОЯ Х 5 1 Я Х 5 С 1:Я Х 5 аГСВ 1 П Х 5 Е Ит,дюЦель изобретения - повьццениебыстродействия устройства.На Фиг. 1 представлена блок-схемаумножителя трех двоичных переменньсх;на Фиг, 2 - блок-схема схемы формирования частных произведений; наФиг. 3 - блок-схема анализатора.Умножитель (Фиг, 1) содержи ц регистры первого 1, Второго 2 и третьего 3 сомножителей (РС), и блоков 4формирования частичных произведений,выполненных в виде матрицы ссс х П схемформирования частичных произведений,блок 5 суммирования частичных произведений, регистр 6 результата.Каждая из схем форМирования частичных произведений (Фиг, 2) содержит анализатор 7, три дешифратора8 - 10, (2-1) блоков 11 памяти,элемент ИЛИ 12, шиФратор 13.Анализатор 7 кажцой из схем формирования частичных произведений(фиг. 3) содержит три схемы 1 с - 16сравнения, дешифратор 17 и три коммутатора 18 - 20,Каждая из схем Формирования час-. тичньсх произведений предназначена для Фориироьания произведения трех сегментов цоступаюццг: В РСи выдачи сформированного кода произведения на вход блока 5 сумиирова 11551 в зависииости от веса полученного ЧаСтИЧНОГО ПРОИЗВЕВЕНИ 51,:хемы с - 1 о сравнения предназначены для выработки сигналов 71,7. 7. соответственно, если значеНИЕ ЦВО 11 ЧНсопо СЕГМЕ 1 Ста,. ПОСтУПаЮЩЕГОНа 1 ервую " р с 1 пу ВХОссов СХеи сравНения 5 боль 11 е э аченил Двоичного сегиен 1 а, поступаощего на Вторую группуВходов схем сравнения.Коммутатор 18 предназначен для и передачи на решифсэатог/ 8 одного изтрех,цвоичньгх сегиентоэ поступающихна Вход коммутатора 18, в зависимости От разрешаюшего сигнала с дец 1 ифратара 17 Кок.мутаторы 19 ч 20 выполсяют анатссги 1 пые функции и передаютоцин из трех сегментов, поступающих1 са их Вход на пец;ифраторы 9 и 1 О сотВЕ; Ствс 1 НОгПщцц. Оабо ь 1 кос ц/утаторов 18 ъ., 20 поясняется с помощью таблицы,У,сножитель реальсэует ь 1 етоп уиноЖЕНИЛ ПО Чаетни СОИНОжнтЕЛИ В ФОРМЕс 15 ссксссоовс.нсцй зап;.тосс,. Содержащие Яэаэ О я;тов, Пр РДСсап гс 5 сЮ с Ся в ВИДЕ л "1 частей (с.егме 1 тов) 1 це сл =5 у.олок 3 сую/Н 1 ровян ия пр едн а э н ач ен для суммирования произвецений трех сегментов, поступающих са Всех схем Формирования частичных произведений и выдачи результата суммирования (полноразпядного пооизвецения трех сомножителей) на регистр 6 рсзультата. Блок 5 суммирования может быть построен аналогично п 1.расипе сумматоров.Анализатор 7 предназнанен зля у: в :о рядочивания трех сегиснтов, схем Формирования частичн 1 сх произведений 5 поступающих на Входы в порядке неуОЫВания, и выдачи их на,цецсифраторы 8 - 10 в порядке неубывания соотнетственно.1233135 Номер выхоСоотношения между сегментамиСигналы на входе РС 17 Распределение сегментов даРС 7 фб РС 8 РС 9 РС 10 А; В; Сб В О 0 О . 1 О 1 О 1 А; В; В А,бВ;,С- В кСВ К А С, 1 А; В А,С,. А;ВА, А; ).В,А,ъС, СбВ С В,А;С--й сегмент- 1 -и сегмент - к-й сегмент та сомножителя А с РС 1,-го сегмента сомножителя В с РС 2, 1 -го сегмента сомножителя С с РС 3,(1)л - вес частичного произведения П,".Устройство в соответствии с алгоритмом вычисления работает следующим образом.Коды сомножителей А, В и С поступают на РС 1 - 3 соответственно. В РС 1 - 3 происходит аппаратурное разбиение кодов сомножителей на в и - разрядных сегментов путем объединения соседних разрядов, начиная со старших, в один сегмент.Из РС 1 - 3 выполняется рассылка этих сегментов на анализаторы 7 всех схем формирования частичньгх произведений. Каждый анализатор 7 производит распределение входных сегментов в порядке неубывания, при этом в анализаторе 7 происходит сравнение кодов двоичных сегментов на схемах 1 ч 16 сравнения, схема 14 сравнения вырабатывает сигнал Е, в случае, если А; ) В, схема 15 сравнения вырабатывает сигнал Е в случае, если А ) С схема 16 сравнения вырабатывает сигнал Е,б, если СВ . Сигнал Е поступает на старший, сигнал Е - на средний, а сигнал Е,б - на младший вход дешифратора 17, который управляет распределением сегментов А;, В и С, в порядке неубывания на дешифраторы 8 - 1 О соответственно. Это распределение выполняется с помощью коммутаторов 18 - 20 (таблица 1). В зависимости от значений сегментов (от состояний выходов дешифраторов 8 - 10) шифратор 13 вырабатывает знаучение частичных произведений. Значение частичного произведения на выходе шифратора 13 представляет собой Зп-разрядный двоичный код, численно равный арифметическому произвецению номеров возбужденных выходовтрех дешифраторов 8 - 10, В случае,если один из сегментов равен нулю(возбужден 0-й выход хотя бы одного 1 О из дешифраторов 8 - 10), то это со-.ответствует нулевому значению частичного произведения, Выработка нулевого значения частичного произведения на выходе шифратора 13 должна 15 производиться под воздействием сигнала с выхода элемента ИЛИ 12. Все остальные возможные значения частичныхпроизведений формируются на выходешифратора 13 под воздействием сигналов, поступающих от соответствующихблоков 11 памяти, на входы которыхподаются различные комбинации вь 1 ходов дешифраторов 8 - 10.Таким образом, при любом наборе д двоичных сегментов в конечном счетеединичныи сигнал появляется на выходе одного иэ блоков 11 памяти на выходе элемента ИЛИ 2.Каждое Зп-разрядное частичное произведение П; из схемы формированиячастичных произведений поступает натс входы блока 5 суммирования, которые определяются в зависимости от еговеса. В блоке 5 суммирования происходит сложение всех В частичных произведений П , Полученное полноразрядное11 кпроизведение из блока 5 суммирования передается в регистр 6 результата.Формула и з о б р е т е н и я 1, Умножитель трех двоичных переменных содержащий регистры первого и второго сомножителей, блок Формирования частичных произведений, выполненный ввиде матрицыш хш схемФормирования частичных произведений (ш - число групп двоичных циФР сомножите б лей), блок суммирования частичных произведений и регистр результата причем -я группа выходов регистра первого сомножителя соединена с первыми группами Входов схем Формирова ния частичных произведений ь-й строки матрицы блока Формирования частичных произведений, (э.:=1 ,ш), вторая группа входов (ь 3)-х схем Формирования частичных произведений, 2 О которого соединена с 3-й группой выходов регистра второго сомножителя (3=1 ш)выходы всех схем Формирования частичных произведений блока Формирования частичных произведений 25 соединены с первой группой входов блока суммирования частичных произведений, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены регистр тре-ЗО .Тьего сомножителя и (1-1) блоков Формирования частичных произведений (1(=2 в) причем э.-я группа выходов регистра первого сомножителя соединена с первой группой входов схем Формирования частичных нроизведений 1-й строки матрицы Ь) блоков Формирования частичных произведений, вторая группа входов (э.3)-хсхем Формирования частичных гроиэведений которых соединена с 3-й группой Выходов Регистра второгО сомно- жителя, 1 -я группа выходов регистра третьего сомножителя соединена с третьей группой входов всех схем Формирования частичных произведений "го блока Формирования частичных произведений соответственно Я=1, , ф Р =1,и) выходы всех схем Формирования частичных произведений соединены с (к) группами входов блока суммирования частичных Произведений соответственно, выход которого соединен с входом регистра реэультата.2, Умножитель по и. 1, о т л и - ч а ю ш и й с я тем, что каждая схема Формирования частичных произведений содержит три дешиФратора, 2 - 1 блоков памяти, элемент ИЛИ, шиФратор и анализатор, содержащий три схемы сравнения, дешиФРатор и три коммутатора, причем в анализаторе первая группа входов схемы Формирования частичных произведений соединена с первыми группами входов первой и второй схем сравнения и с первымя группами инФормационных входов всех коммутаторов вторые группы инФормационных входов которых соединены с второй группой входов первойхемы сравнения, с первой группой входов третьей схемы сравнения и с второй группой входов схемы Формирования частичных произведений третья группа входов которого соединена с вторымя группами входов второй и третьей схем сравнения и с третьимигруппами инФормационных входов трехкоммутатороввыходы трех схем сравнения соединены с соответствующими входами дешяФратора, выходы которогосоединены с группой управляющих вхо"цов трех коммутаторов, выходы которых соединены с информационными вхо,цамя соответстьующих трех дешиФраторов, с 1-е выходы которых (ц=1й2 -1) соединень с соответствующимивходами (2 -1 э блоков памяти, выходыкоторых соединены с соответствующкливходами шиФратора, нулевой вход которсго соединен с выходом элемента ЛГЛ входы которого соединены с нулевымя выходами трех дешиФраторов, выход шиФратора соединен с выходомсхемы Формирования частичных произведений.233135 Составитель Е, ЗахарченкоТехред Л.Олейник Корректор А; Рошко Редактор Н, Бобкова Заказ 2771/50 Тираж 671ВНИИНИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д, 4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4