G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1138806

Опубликовано: 07.02.1985

Авторы: Бондаренко, Макогонюк, Федотов

МПК: G06F 15/173

Метки: моделирования, сетей

...И модели ветви объединен с входом формирователя временного интервала, нулевой вход второго триггера является шестым входом модели ветви, выходы пятого и восьмого элементов И модели ветви являются соответственно вторым и третьим выходами модели ветви, третий выход которой соединен с восьмым выходом блока управления, четвертый выход которого подключен к шестому входу модели ветви, третий вход которой соединен с пятым выходом блока управления, шестой выход которого подключен к четвертому входу модели ветви, пятый вход которой соединен с седьмым выходом блока управления, второй и третий выходы моделей ветвей соответственно объединены между собой. На фиг. 1 приведена блок-схема модели ветви устройства; на фиг.2 функциональная схема блока...

Номер патента: 1138807

Опубликовано: 07.02.1985

Автор: Павнитьев

МПК: G06F 15/173

Метки: графа, исследования

...вход которого подключен к выходу первого элемента И и первому входу второго элемента И, второй выход распределителя импульсов - к первому выходу ключа группы, соответствующего корневой вершине выделяемых деревьев, выходы блока перебора сочетаний соединены с информационными входами блока памяти, первыми входами элементов И второй группы и вторыми входами элементов И первой группы, выходы которых соединепы с входами элемента ИЛИ, выход3 1138807 4которого через элемент НЕ соединенс вторым входом второгоэлемента И,выход которого подключен к входусчетчика, управляющему входу блокапамяти и через линию задержки - кобъединенным вторым входам элементов И второй группы, выходы которыхсоединены с единичными входами соответствующих...

Номер патента: 1138808

Опубликовано: 07.02.1985

Авторы: Акимов, Орищенко, Павлов, Прудников

МПК: G06F 17/18

Метки: анализатор, статистический

...вход которого соединен с выходом третьего элемента И,На чертеже представлена структурная схема анализатора.Устройство содержит адресный счетчик 1, генератор 2 тактовых импульсов (ГТИ), выход 3 ГТИ, регистры 4-6,реверсивные счетчики 7 и 8, формирователь 9 импульсов, элементы И 10-12,элемент ИЛИ 13, триггеры 14 и 15,блок 16 памяти, счетчик 17 и элемент НЕ 18,Анализ.тор имеет входы 19, 22-24,а формирователь 9 импульсов - выходы 20 (переднего фронта) и 21 (зад 20него фронта) . Вход 19 анализатораподключен к первому входу элементаИ 10, второй вход которого подключен к выходу ГТИ 2, третий входИ 10 - к прямому выходу триггера 14,а выход И 10 - к счетному входуреверсивного счетчика 7, информационный вход которого подключен к выходу...

Номер патента: 1138809

Опубликовано: 07.02.1985

Авторы: Бабаев, Бакакин, Исаев, Толчинский

МПК: G01R 31/07, G06F 11/277

Метки: монтажа, электрического

...к выходу Формирователя тактовых импульсов, а первым и вторым входами управления - к выходам третьего и четвертого элементов ИЛИ, первый вход четвертого элемента ИЛИ связан с четвертым выходом формирователя импульсов управления, а второй вход - с выходом первого формирователя одиночных импульсов, второй выход формирователя импульсов сдвига соединен с Б-входом второго КБ-триггера, подключенного выходом к второму входу третьего элемента И, третий вход которого связан с выходом Ьормирователя тактовых импульсов,. авыход - с тактовым входом сдвиговогорегистра управляющих сигналов, соединенного первым и вторым выходами суправляющими входами второго и третьего формирователей одиночных импульсов, тактовые входы которого связаныс выходом...

Номер патента: 1138931

Опубликовано: 07.02.1985

Авторы: Балясников, Дегтярев, Зуев

МПК: G06F 11/20, H03K 3/72, H05K 10/00 ...

Метки: генератор, резервированный

...состоянии, а остальные - в сосОтоянии холодного резерва. Выходы одноименных каналов каждого из генераторов соединены с входами первого5, второго 6 и третьего 7 элементовИЛИ, выходы которых соединены с вы,;ходами 8-10 каналов резервированного генератора и входами первого элемента И 11, Выход автономного генератора 12 подключен к счетному входупервого счетчика 13, к входу обнуления которого подключен выход первого элемента И, выход предпоследнего разряда первогосчетчика 13соединен с входом обнуления второгосчетчика 14, счетный вход котороготакже соединен с выходом первого эле.мента И. Выходы последних разрядовпервого 13 и второго,14 счетчиковподключены к входам четвертого элемента ИЛИ 15, выход которого соединен с счетным входом...

Номер патента: 355619

Опубликовано: 07.02.1985

Авторы: Громов, Панферов, Фельдман

МПК: G06F 7/38

Метки: запятой, плавающей, сложения, чисел

...каналов 8 и 7. Последние подключены к схеме установки триггеров каналов 9, соединенной с анализатором порядков 6, устройством управления 10.и схемой сравнения кодов 12. Выход сумматора 3 связан со схемой коррекции 4 результата, которая по входу соединена со схемой 5 формирования порядков. Триггер блокировки 14, схема установки которого 13 связана со схемой управ-. ления 10 и анализатором порядков 6, связан со схемой сравнения кодов 12. Схема коррекции 4.и устройство управления 10 соединены со счетчиком разрядов 11, который подключен к схеме сравнения кодов 12, Выход схемы коррекции 4 соединен со входом накопителя 1, а выходы схем накопителя - с анализатором порядков 6, схемой Формирования порядков 5 и блоком вентилей 2 и 15. Выход...

Номер патента: 364937

Опубликовано: 07.02.1985

Авторы: Громов, Косов, Фельдман

МПК: G06F 15/02

Метки: вычислительная, клавишная, электронная

...память на магнитострикцнонной линии задержки 1, арифметическое устройство 2, схему синхронизации 3, блок 4 установки чередования синхроимпульсов чтения, дешифратор операций 5, счетчик циклов 6 4 Ои блом микрокоманд 7.Разряд последовательной периодической памяти включает в себя разряд Р регистра постоянного операн. да, разряд Р, Регистра ввода и окончательного результата, разряд Рзрегистра промежуточных результатов,разряд Р регистра памяти константы,разряд Р регистра для выполненияоперации умножения и деления, разрядР регистра памяти суммы итогов.Блок установки чередования синхроимпульсов чтения присоединен квыходу дешифратора операции и к выходу счетчика циклов. Выход блока 4 присоединен ко входу схемы синхронизации, выход...

Номер патента: 366782

Опубликовано: 07.02.1985

Авторы: Бондаренко, Панферов, Птенцов, Фельдман

МПК: G06F 15/02

Метки: вычислительная, цифровая

...соединен с выходом второго элемента И; выход элемента ИЛИ соединен со входом счетчика разрядов,Такое построение машины позволяет изменять число регистров, принадле жащих последовательно расположенным зонам в накопителе.Например, при использовании П -разрядных чисел первые и эон содержат по К регистров, а последующие зоны 10 только по одному регистру. Тогда можно рассматривать один регистр (двойной длины), состоящий из какого- либо К регистров первой части цикла накопителя и регистра второй части 15 цикла, разряды которого входят в одинарные зоны. Какой именно из К регистров входит в состав длинного регистра, определяется моментом переключения блока коммутации, кото рый устанавливается дешифратором состояния системы синхронизации,...

Номер патента: 1140110

Опубликовано: 15.02.1985

Автор: Исаев

МПК: G06F 3/00

Метки: ввода, информации

...элемент И-НЕ 6, информационные входы 7, выход 8 синхронизации,управляющий вход 9, вход 10 синхронизации, распределитель 11 импульсов,коммутатор 12 и информационные выходы 13.Устройство для ввода информации работает следующим образом.На синхронизирующий вход 1 О устройства и на информационные входы 7 соответственно поступают синхросигнал, сопровождающий входное информационное слово (а в случае отсутствия в данном виде информации синхросигнала - любой другой сигнал, стробирующий входное информационное слово) и информационные сигналы.За исходное состояние устройства принимается установка всех триггеров в нулевое состояние.Передний фронт импульсного сигнала, поступившего по синхронизирующему входу 10 и каждому информационному входу 7,...

Номер патента: 1140111

Опубликовано: 15.02.1985

Авторы: Герасимов, Тарчилин

МПК: G06F 7/04

Метки: сравнения, чисел

...устройства соединенс нервьщг входом поразрядного элемента И старшего разряда, выход каждого -го поразрядного элемента И,где 1 1 2 , Ь) подключен кпервому входу (+1)-го поразрядногоэлемента И, второй и третий входыкаждого поразрядного элемента Исоединены с выходами соответствующих поразрядных элементов И-НЕ соответственно первого и второго чисел, введены второй выходной элемент И и три дополнительных элемента И-НЕ, причем входы первогодополнительного элемента И-НЕ подключены к выходам поразрядных элементов И-НЕ первого и второго чиселмладшего разряда, а выход - к первому входу второго дополнительногоэлемента И-НЕ, выход которого является выходом равенства чисел устройства, а второй вход соединен с вторым входом первого выходного...

Номер патента: 1140112

Опубликовано: 15.02.1985

Авторы: Андреев, Пожидаев, Фролов

МПК: G06F 11/00, G06F 7/50

Метки: контролем, суммирующее

...выход первого 20 триггера является выходом переноса блока коррекции, Р и С -входы триггеров являются входами синхронизации блока коррекции.На фиг.1 представлена структурная 25 схема суммирующего устройства; на фиг2 - функциональная схема сумматора; на фиг,З - Функцио.,альная схема блока коррекции; на фиг,4 - временные диаграммы сигналов синхронизации.Устройство содержит сумматор 1,регистр 2, блок 3 коррекции, блок 4 памяти, элементы И 5-7, элемент ИЛИ 8, входы 9-13 устройства и выход 14 устройст 35 ва.Первый вход сумматора 1 связан с первым входом 9 устройства, второй вход - через элемент ИЛИ 8 и элементы И 5 и 7 - с Вторым 10 и четВертым 40 12 входами устройства. Выход сумматора 1 через регистр 2, блок 3 коррекции, блок 4 памяти связан...

Номер патента: 1140113

Опубликовано: 15.02.1985

Авторы: Велюго, Лопато, Шостак, Шумейко

МПК: G06F 7/38

Метки: данных, сдвига

...группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем первые входы и выходы элементов ИСКЛЮЧАКЩЕЕ ИЛИ группы являются.соответственно информационным входом и выходом узла инвертирования, первыйи второй управляющие входы которогосоединены с первым и вторым входами 4 Оэлемента И, выход которого соединенс.вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы,На фиг.1 приведена структурная схема устройства для сдвига данных; 45 на фиг.2 - функциональная схема узла инвертирования; на фиг.3 - функциональная схема первого коммутатора.Устройство для сдвига данных содержит сдвигатель 1, узел 2 инверти рования, дешифратор 3 нуля, первый шифратор 4, первый коммутатор 5, второй шифратор 6, второй коммутатор 7, элемент 8 сравнения, вход 9 типа нормализации,...

Номер патента: 1140114

Опубликовано: 15.02.1985

Авторы: Ахременко, Бык, Коляда, Ревинский

МПК: G06F 7/49

Метки: масштабирования, остаточной, системе, счисления, чисел

...конца итерации, блок конца деления, сумматор, блоки умножения и вычитания, блок анализа произведения, блок режима работы сумматора и шины позиционных признаков делимого и делителя, соединенные соответствующими связями 13.Недостатком данного устройства является низкое быстродействие. 30Цель изобретения - расширение области применения путем использованиянабора различных масштабов.Поставленная цель достигаетсятем, что в устройство для масштабирования чисел в остаточной системесчисления, содержащее входной регистр, выходной регистр, 1 блоковхранения констант (1 - число модулей системы счисления), 1 блоков4 О суммирования вычетов по модулям иблок суммирования вычетов по вспомогательному модулю, причем входывходного и выходы выходного...

Номер патента: 1140115

Опубликовано: 15.02.1985

Автор: Виленский

МПК: G06F 7/544

Метки: вычисления, ой, полинома, степени

...с выходом элемента задержпо технической сущности является уст- ки, выход первого регистра соединенройство для вычисления полинома, с первым информационным входом персодержащее блок памяти, два комму- вого коммутатора, дополнительно сотатора, входной коммутатор, два вы- держит дешифратор, схему сравнения,ходных коммутатора, три регистра, второй блок памяти, второй сумматорсумматор, регистр результата, блок и два умножителя, причем вход пускауправления, первый и второй преобра- генератора импульсов является управзователи кода частичных произведе- ляющим входом устройства, выход гений в двураэрядный код, первую и нератора импульсов соединен с первторую группы элементов И, первую,. вым входом элемента И, второй входвторую и третью...

Номер патента: 1140116

Опубликовано: 15.02.1985

Авторы: Ваврук, Елагин, Тимофеенко, Филимонов

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...два, первыйвход которого соединен с входом аргумента устройства, тактовый вход которого соединен с первым входом перво в З 0го элемента И, второй вход сумматорапо модулю два через элементы НЕ группы соединен с выходом соответствующих разрядов счетчика, синхровходкоторого соединен с выходом первогоэлемента И и подключен к выходууправления памятью блока управления,входы управления записью-чтениемпервого, второго и третьего блоковпамяти соединены с выходом управления памятью блока управления, дополнительно введены первый и второйкоммутаторы, первые информационныевходы которых соединены соответственно с первым и вторым выходами первого блока памяти, вторые информационные входы коммутаторов соединены соответственно с выходами второ.го и...

Номер патента: 1140117

Опубликовано: 15.02.1985

Авторы: Аникеев, Козак, Михайленко

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...соединен с выходом переноса первого сумматора,первыми входами элементов 2 И-ИЛИ, второго, третьего элементов И и инверсным входом четвертого элемента И,5второй вход третьего и прямой входчетвертого элементов И объединеныи соединены с первым входом второго элемента ИЛИ, вторым входом элемента 2 И-ИЛИ, прямым выходом триггера, первым входом первого элемента ИЛИ и входом первого элемента НЕ,нверсный .выход триггера соединен стпервыми входами первого, пятого,шестого и седьмого элементов И, 15вторым входом второго элемента И итретьим входом элемента 2 И-ИЛИ, четвертый вход которого соединен с вторым входом первого элемента И ивыходом переноса второго сумматора,первый выход дешифратора соединен свторым входом пятого элемента И, выход которого...

Номер патента: 1140118

Опубликовано: 15.02.1985

Авторы: Косолапов, Мелентьев

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...выходами регистра сдвига, разрядные входы которого соединены с выходами разрядов сумматора.На фиг. 1 представлена блок-схема устройства для вычисления квадратного корнями,на фиг. 2 - схема регистра.Устройство (фиг, 1) содержит счетчик 1 циклов, регистр 2 результата, сумматор 3 и регистр 4 сдвига.Регистр 2 (фиг. 2) содержит триггеры 5, вход б установки нуля и ин-. формационный вход 7.Для вычисления квадратного корня из числа, содержащего П двоичных разрядов, с П -разрядной точностью кольцевой счетчик 1 циклов, регистр 2, сумматор 3 и регистр 4 сдвига должны иметь по (П+1) разрядов.Вычисление квадратного корня осуществляется следующим образом.Подкоренное выражение заносится в регистр 4 сдвига.В исходном состоянии в старшем (левом)...

Номер патента: 1140119

Опубликовано: 15.02.1985

Авторы: Евдокимов, Кофто, Плющ

МПК: G06F 7/552

Метки: возведения, квадрат, разрядных, чисел

...с вторыми управляк 1 щнми входами,коммутаторов, третий выход схемысравнения соединен с управляющимивходами делителя частоты и управляемого делителячастоты, вторая группа входов схемы сравнения соединенас входом устройства и первым входомвторого вычитателя, второй вход которого соединен с выходом второгосчетчика, а выход второго вычитателя является выходом устройства,На чертеже представлена функциональная схема предлагаемого устройства возведения в квадрат и-раэрядныхчисел,Устройство содержит генератор 1импульсов, делитель 2 частоты, управляемый делитель 3 частоты, коммутаторы 4.1 и 4.2, счетчики 5.1 и 5,2(счетчики выполнены реверсивньыи)схему 6 сравнения, вход 7 устройства,вычитатели 8 и 9, а также вход 10устройства.Устройство...

Номер патента: 1140120

Опубликовано: 15.02.1985

Авторы: Машкин, Новокшонов, Ржаницын, Романчук

МПК: G06F 9/22

Метки: микропрограммное

...соединен со стробирующим входом схемы сравнения, входом чтения блока. памяти и третьим входом элемента 2 И-ИЛИ, вто рой вход элемента И соединен через второй элемент НЕ с выходом .элемента ИЛИ, входом записи блока памяти и управляющим входом коммутатора ад" реса, группа выходов которого соеди иена с группой адресных входов блока памяти и второй группой входов узла свертки, первая и вторая группы ьн- . формационных входов коммутатора адреса соединены соответственно с вто рой группой входов внешнего адреса микрокоманд устройства и группой информационных выходов счетчика микро- команд, первый вход элемента ИЛИ соединен через элемент задержки с первым З 5 выходом -го дешифратора, а второй - с-входом записи устройства, группа информационных...

Номер патента: 1140121

Опубликовано: 15.02.1985

Авторы: Супрун, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/00, G06F 9/22

Метки: контролем, микропрограммное

...команды 14.1 и конца работы 14.2которого соединены соответственнос входом синхронизации триггера 9ошибки и первым входом элемента ИЛИ 510, Выход 1.3 кода логически условий блока 1 постоянной памяти соеди-нен с входом элемента И-НЕ 4, выходкоторого соединен с информационнымвходом триггера 9 ошибки. Выход триг Огера 9 ошибки соединен с выходом 15ошибки устройства и вторым входомэлемента ИЛИ 10, выход которого соединен с нулевым входом триггера 8пуска,15Блок 1 постоянной памяти предназначен для хранения кодов микрокоманд.Блок 1 постоянной памяти имеетчетыре выхода, Выход 1.1 адреса следующеймикрокоманды подключен к соответствующим разрядам первого информационного входа коммутатора 5, На этом выходе считываются все разряды адреса,исключая...

Номер патента: 1140122

Опубликовано: 15.02.1985

Авторы: Ганитулин, Мазаник, Туравинин

МПК: G06F 9/50

Метки: вычислительной, запросов, многоканальное, обслуживания, системе

...элемент задержки, три счетчика,элемент И, генератор импульсов, а вкаждом канале элемент НЕ, два эле 25мента И,триггер, формирователь импульсов, ячейку памяти и схему сравнения, причем первый вход первого.элемента И канала соединен с соответствующим запросным входом устройства, второй вход - с соответствующим выходом распределителя импульсов,а третий вход - с выходом элементаНЕ канала, выход первого элемента Иканала соединен с единичным входомтриггера, выход которого через формирователь импульсов соединен с соответствующим входом первого элементаИЛИ и входом записи ячейки памяти,группа выходов которой соединена спервой группой входов схемы сравнения, выход которой подключен к соответствующему входу второго элементаИ канала,...

Номер патента: 1140123

Опубликовано: 15.02.1985

Авторы: Гловацкая, Рубинштейн, Щокин

МПК: G06F 11/16

Метки: анализатор, сигнатурный

...первого и второго элементов И-НЕ, второй управляющий входблока ассоциативной памяти соединенс вторыми входами первого и второгоэлементов И-НЕ, выходы которых соединены с входами записи-чтения первого и второго блоков оперативнойпамяти соответственно, информацион- ные входы которых соединены с прямымвходом элемента ИЛИ и подвижным контактом первого переключателя, размыкающий и замыкающий контакты которого соединены с шинами нулевого иединичного потенциала соответственно, инверсный и третий прямой входы 25первого и второго элементов И-НЕ соответственно соединены с замыкающимконтактом второго переключателя,подвижный контакт которого соединенс шиной нулевого потенциала, 30На фиг. 1 приведена структурнаясхема сигнатурного анализатора; нафиг,...

Номер патента: 1140124

Опубликовано: 15.02.1985

Авторы: Бобров, Крылов, Мошкин

МПК: G06F 11/28

Метки: времени, выполнения, программы

...вход 21 устройства и вход 22 начапьной установки, Входы 16 меток контролируемой программы и вход 17 сигналов сбоя устройства соединены с информационными входами регистра 1 контролируемых сигналов, прямые и первый инверсный выход которого соединены соответственно с входами элемента И-НЕ 3, выход которого соеди- нен с информационным входом триггера 15, тактовый вход 21 устройства соединен с счетным входом счетчика 11 времени и свходом синхронизации распределителя 2 импульсов, первый, второй, третий, четвертый и пятый выходы которого соединены соответственно с первым входом элемента , ИЛИ 4, установочным входом триггера 13, счетным входом счетчика 12, тактовым входом триггера 14 и с первым входом элемента ИЛИ 6, выход которого соединен с...

Номер патента: 1140125

Опубликовано: 15.02.1985

Авторы: Калечиц, Черняк

МПК: G06F 13/14

Метки: вычислительной, каналами, связи, сопряжения

...и первым входом первого элемента ИЛИ, а синхронизирующий выход вывода последовательного кода - с выходом разрешения вывода памяти45 масок прерывания и вторым входом первого элемента ИЛИ, информационный вход распределителя управляющих сигналов соединен с информационным входом параллельного кода устройства, а первый и второй входы выбора режи-,50 ма соответственно - с входами сигна.лов режима записи и чтения устройства. Многоканальный блок обратимого 55 преобразования параллельного кода в последовательный содержит в каждом канале входной и выходной буферные регистры, два сдвиговых регистра, делитель частоты три счетчика импуль)сов, генератор импульсов, восемь триггеров, два элемента И-НЕ, два элемента И, два элемента ИЛИ и два...

Номер патента: 1140126

Опубликовано: 15.02.1985

Автор: Минутин

МПК: G06F 15/00

Метки: микропроцессор

...2 И-ИЛИ-НЕ и с управляющим входом генератора тактовыхимпульсов, первый, второй и третийвыходы которого соединены соответственно с входами первого, второго итретьего формирователей импульсов,выходы которых соединены соответственно с вторым и третьим входами элемента 2 И-ИЛИ-НГ и с входом элементаНЕ, выход которого соединен с входомсинхронизации операционного блока,выход элемента 2 И-ИЛИ-НЕ соединенс входом синхронизации блока микропрограммного управления,На Фиг. 1 представлена функциональная схема микропроцессора; нафиг. 2 - временные диаграммы работымикропроцессора, на Фиг. 3 - блоксхема алгоритма функционированиямикропроцессора.Микропроцессор содержит блок 1памяти микрокоманд, блок 2 микропрограммного управления, операционный блок...

Номер патента: 1140127

Опубликовано: 15.02.1985

Автор: Лукоянов

МПК: G06F 17/10

Метки: перебора, сочетаний

...подключен к нулевому входу (тп)-го разряда регистра 111.Однако данное устройство позволяет перебирать сочетания из щ по и, только для Фиксированных значений щ. Если же возникает необходимость изменять число щ, то следует либо увеличить число триггеров и других логических элементов, либо уменьшить их до требуемого числа. Поэтому область использования известного . устройства в объектах вычислительной техники ограничена.Цель изобретения - расширение области применения устройства за счет обеспечения перебора сочетаний из к и п для любых и и 1 ( щ.Поставленная цель достигается тем, что устройство для перебора сочетаний содержтлт группу элементов запрета и элемент ИЛИ, причем 1-й вход задания количества элементов подключен к третьему входу...

Номер патента: 1140128

Опубликовано: 15.02.1985

Авторы: Афанасьев, Блинов

МПК: G01R 23/16, G06F 17/14

Метки: спектроанализатор

...введены первый и второй З 5 блоки умножения, второй.квадратор и сумматор, выход которого подключен к входу сглаживающего фильтра, выход блока сравнения подключен к входу первого. фильтра нижних частот, ф выход которого. подключен к входу первого квадратора и первому входу первого блока умножения, выход которого подключен.к входу второго фильтра нижних частот, выход которого 45 подключен к входу второго квадратора.и первому входу второго блока умножения, выход которого подключен к первому входу блока сравнения, второй вход которого является инфор мационным входом спектроанализатора, выходы первого и второго квадраторов подключены .соответственно к первому и второму входам сумматора, а вторые входы первого и второго бло ков умножения...

Номер патента: 1140129

Опубликовано: 15.02.1985

Авторы: Абрамович, Ильичев, Карякин, Малышев, Оплачко, Якимович

МПК: G06F 17/14, G06F 17/15

Метки: многоканальный, релейный, спектроанализатор

...вида епт Агсып Е, выход которого соединен с первым входом первого блока сравнения, первый и второй выходы которого подключены соответственно к третьему и четвертому входам де.шифратора, пятый и шестой входы которого соединены соответственно с первым и вторым выходами дешифратора кода аргумента, а выход дешифратора подключен к управляющему входу накапливающего сумматора-вычитателя, введены генератор равномерно распределенных чисел, второй и третий блоки сравнения и блок памяти, адресный вход которого соединен с третьим выходом дешифратора кода ар.гумента, информационный вход блока памяти соединен с информационным выходом счетчика тактов, а информационный выход блока памяти соединен с вторым входом первого блока сравнения, выход М-го...

Номер патента: 1140130

Опубликовано: 15.02.1985

Автор: Пащенко

МПК: G06F 17/14

Метки: функциональный

...переменные х,1 х,инвертированы и тождественными нулю в про)тивном случае.Рассмотрим функционирование данного уст.ройства для п = 2, что описывается системойравенств (3).В первом такте счетчик 9 блока управления1. находится в нулевом состоянии (00), на вхо.де устройства присутствует последнее значение Ф булевой функции двух переменных,элементы задержки 2 и 31 хранят сост.,ветственно 1 г и 1 а элемент задержки 2содержит 1 О+ Ь, 1 в первом своем разрядеи 1 О Ь,1 во втором. В первом и второмразрядах элемента задержки 3 имеем результаты обработки вектора истинности предыдушей булевой функции 1 9 Ь 13 и Ф 9 ЬФ.соответственно,Нулевой потенциал с выхода 13 блокауправления 1 подается через вход элементаИ 5 на вход сумматора 8 по модулю...

Номер патента: 1140131

Опубликовано: 15.02.1985

Авторы: Агаджанянц, Кривоцюк, Матвеев, Попов, Славинский

МПК: G06F 17/17, G06F 17/18

Метки: весовых, функций

...минимума среднеквадратнчес" . кой ошибки (СКО). Алгоритм определения вектора весовых коэффициентов имеет вил Ф(1 11=3 111 2 Р 611 Х(111 ФХ(11, 1 О 15 ножения, первый вход которого соединен с выходом функционального преобразователя 7, а второй - с вькодои блока 13 памяти, вькод первого блока 11 умножения соединен с вторьпчи входами блоков 3 умножения второй группы, выходы которых соединены с соответствующими входами регистра 5,вход генератора 14 импульсов соединен с входом накопителя 1, а выходс информационным входом счетчика 15, первый вькод которого соединен с его установочным входом и управляющими входами накапливающих сумматоров иблока 13 памяти. Второй выход счетчи 140131 4Выход блока 9 суммирования соединен с первым входом первого...