G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1163327

Опубликовано: 23.06.1985

Автор: Друз

МПК: G06F 11/20, H05K 10/00

Метки: переключением, резерва, скользящего

...входы. При этом в блоке 6 формируется сигнал только на выходе 18 з, а на остальных его выходах сигналы отсутствуют. Сигнал с выхода 18 блока бг поступает на коммутатор 1 Ог и через соответствующий элемент НЕ 7 г закрывает элемент И 8 на первый вход которого подан сигнал с входа 17 блока б, При этом из элементов И 8 открывается тот, первый вход которого соединен с входом 17 блока бг. Сигнал с этого элемента И 8 поступает на вход 17 последующего блока 6 , а, так как этот сигнал единствейный на входах этого блока, он проходит на его выход 8, далее подается на вход коммутатора 10 и через эле 3мент НЕ 7 закрывает элемент И 9. Таким образом, после ,окончания переходных процессов на входы коммутаторов О , 1 Ог, 1 О поступают сигналы,...

Номер патента: 1163328

Опубликовано: 23.06.1985

Авторы: Гаврилов, Коминаров, Маслеников, Симонов

МПК: G06F 11/26

Метки: микро-эвм

...При подаче входных воздействий в регистре 13 сохраняется последняя выходная реакция микро-ЭВМ 14. Длительность цикла обращений на цифровые входы-выходы Фиксируется счетчиком 5., Совпадение его значения с эталонным проверяется блоком 2 памяти, содержащим определяющий разряд по каждому адресу, равному содержимому счетчика, 5.Контроль микро-ЭВМ 14 производится следующим образом.По сигналу на вход "Пуск" 15 происходит сброс счетчиков 4 и.5, а такО же запуск счетчика 6. При этом сбрасывается также регистр 12. По окончании сигнала на входе "Пуск" 15 происходит запуск микро-ЭВМ 14, кдторая начинает выполнять определенную программу, При этом происходит изменение информации на ее выходах и требуется изменять соответствующим образом информацию...

Номер патента: 1163329

Опубликовано: 23.06.1985

Авторы: Колесов, Подкопаев, Сошин, Шумский

МПК: G06F 11/26

Метки: диагностирования, линейных, непрерывного, систем, тестового, цифровых

...которого соединен с выходом второго формирователя контрольных разрядов, выходвторого блока вычитания соединен свходом второго формирователя контрольных разрядов и является выходом реакций на входные воздействия устройства,каждый из них может быть реализованна 2 комбинационных сумматорах по заданному модулю, где 1 - размерность(число компонент )выходного вектора5 вспомогательной цифровой системы 9,чЕсли в векторе выхода основноицифровой системы 8 требуется обнаружение однократной ошибки, то Х = 1,формирователь 1 О (11) контрольных10 разрядов - комбинационный сумматор счислом входов, равным размерностивыходного вектора основной цифровойсистемы 8, Блоки 2, 4 и 3, 5 являются асинхронными безынерционными уст 15 ойствами покомпонентного...

Номер патента: 1163330

Опубликовано: 23.06.1985

Авторы: Барский, Розанов, Склярский

МПК: G06F 13/00

Метки: вычислительного, комплекса, пневматическими, регуляторами, связи, управляющего

...первой группы соединены с первыми входами элементов ИЛИ первой группы, вторые входы которых соединены с соответствующими выходами задатчиков адреса регулятора группы, выходы элементов ИЛИ первой группы соединены с группой входов выборки блока групповых задатчиков номиналов, выходы которого соединены с задающими входами пневматических регуляторов и с группой информационных входов коммутатора, введены вторая группа электро- пневматических преобразователей и .вторая группа элементов ИЛИ, при этом входы электропневматических преобразователей второй группы соединены с вторым выходом выборки УВК, выходы электропневматических преобразователей второй группы соединены с первыми входами элементов ИЛИ второй группы, вторые входы которых...

Номер патента: 1163358

Опубликовано: 23.06.1985

Авторы: Богданов, Лупиков, Спиваков

МПК: G06F 13/00

Метки: буферное, запоминающее

...пересечении выходов 18 с номером строки ивхода 16 с номером столбца, при этом номера и К связывает зависимостьи - 1 - (1+1), если +1(и - 1К:2 и - 1 - (1+1), если +1)и - 1. Модуль счета счетчиков 7 и 8 равен количеству слов по числу информационных каналов, размещаемых в одной ячейке блока 1 памяти. Входы 17 матрицы 14 подключены к выходам дешифратора 13 в порядке возрастания номеров, причем подключается к дешифратору каждый р-й вход 17, начиная с нулевого. Входы дешифратора, 3 подключены к выходам элементов И-ИЛИ первой группы 9 и к третьему управляющему входу 6 задания режима соответственно. Информационные входы 16 матрицы 14 подключены к выходам элементов И-ИЛИ второй группы 10,Устройство работает следующим образом.Перед началом работы...

Номер патента: 1164552

Опубликовано: 30.06.1985

Авторы: Аляев, Викентьев, Дерябин, Рачинский

МПК: G06F 7/00

Метки: многофункциональный, модуль

...настройку 40 и не позволяет автоматически перестраивать модуль для реализации любой другой бесповторной Функции,Цель изобретения - расширение области применения модуля за счет 45 разделения входов модуля на информационные и настроечные.Поставленная цель достигается тем,что в многофункциональныймодуль, содержащий элементы И, ИЛИ, причем . 50 входы первого элемента И соединены с первым, вторым, третьим и четвертым информационными входами мо, дуля соответственно, входы первого элемента ИЛИ соединены с вторым, 55 третьим и четвертым информационны - ми входами модуля соответственно, , выход,. первого элемента ИЛИ соединен с первым входом второго элемента И, выход которого соединен спервым входом второго элемента ИЛИ,выход которого...

Номер патента: 1164686

Опубликовано: 30.06.1985

Авторы: Новинский, Панов

МПК: G06F 1/02

Метки: гармонических, генератор, функций, цифровой

...и косинуса, причем первый выход блока синхронизации подключен квходу счетчика аргумента, информационный выход счетчика аргумента поразрядно подключен к входам элементаИЛИ, выход которого подключен к первому входу шифратора, выход переполнения счетчика аргумента подключенк входу счетчика квадрантов, выходы регистров синуса и косинуса являются выходами генератора, содержит второй и третий сумматоры, два блока преобразования в инверсный код и элементИ, причем информационный выход счетчика аргумента через первый блок преобразования в инверсный ход подключен к первому входу первого сумматора, выход которого подключен к адресному входу блока памяти, выход блока памяти через второй блок преобразования в инверсный код подключен к первому входу...

Номер патента: 1164687

Опубликовано: 30.06.1985

Автор: Чага

МПК: G06F 3/02

Метки: ввода, информации

...элемента совпадения кода двух .восьмиразрядных величин.На фиг. 1 и 2 обозначены электрический печатающий механизм 1, блбк 2 20хранения и считывания информации,блок 3 управления и коммутации (БУК),элементы И с первой по четвертуюгруппы 4-11, 12-19, 20-27, 28-35,элементы ИЛИ группы 36-43, ключ 44, 25ключи первой 45-52 и второй 53-60групп, первый и третий триггеры 61и 62, третий элемент ИЛИ 63, второйэлемент 64 совпадения, первый элемент И 65, элемент НЕ 66, второйэлемент И 67, элемент 68 задержки,четвертый элемент ИЛИ 69, первыйрегистр 70,. третий элемент 71 совпадения, второй регистр 72, первыйэлемент ИЛИ. 73, второй триггер 74,первый элемент 75 совпадения, второйэлемент ИЛИ 76, третий, четвертый ипятый элементы И 77 - 79,...

Номер патента: 1164688

Опубликовано: 30.06.1985

Автор: Кулаков

МПК: G06F 13/00

Метки: информацией, обмена, параллельного

...выходного дешифратора, второй вход первого элемента И и первый вход второго элемента И сое 1динены спервым выходом регистра сос тояний, второй выход которого соединен с вторым входом второго элемента И, выход первого элемента И соединен с вторым входом второго элемен" та ИЛИ, вход первого элемента задерж ки соединен с выходом третьего элемен" та И, первый вход которого соединен с выходом "Вывод 2" дешифратора управляющих сигналов, выход вывода данных которого соединен с вторым входомтретьего элемента И,1Кроме того, блок вычислениябулав;х функций содержит дешифратор, триггер, элемент НЕ, десять элементов И и три элемента ИЛИ,причем вход дешифратора образует разрешающий вход блока, синхронный входО триггера образует запускающий входблока,...

Номер патента: 1164689

Опубликовано: 30.06.1985

Авторы: Подтуркин, Умблия

МПК: G06F 3/05

Метки: ввода, информации

...11 на устройство вы 3 116468 ра, входами группы-первого формирователя, входами второго блока памяти и входами второй группы первого блока памяти, входы первой группы которого соединены с выходами группы аналого-цифрового преобразователя, входами первой группы сумматора и входами второго формирователя, выходы которого являются выходами группы устройства, входы-вы ходы первого формирователя являютсявходами-выходами устройства, выходы первого формирователя соединены с входами группы счетчика, первый вход которого соединен с третьим выходом 15. блока управления, четвертый выход которого соединен с вторым входом счетчика, первый и второй выходы блока управления являютсяпервым и вторым выходами устройства, первый вход блока управления...

Номер патента: 1164690

Опубликовано: 30.06.1985

Авторы: Шафир, Яськевич

МПК: G06F 3/14

Метки: генератор, знаков

...Но адресу первого счетчика 3 следует обращение во второй блок 4 памяти, происходит считывание первого байта формирования знака. Информация о направлении вычерчиваемого вектора поступает на вход сумматора 8, где происходит суммирование кода направления вектора и кода угла поворота знака. После суммирования получается четырехразрядное двоичное число, являющееся кодом направления повернутого вектора.Этот код фиксируется на втором регистре 9. Код направления повернутого вектора является адресом, по которому обращаются в третий блок 103 . 11646памяти. Из третьего блока 10 памятисчитывается информация о количествеэлементарных шагов по осям Х и Удля данного направления единичного.вектора. Информация о количестве 5элементарных шагов по оси...

Номер патента: 1164691

Опубликовано: 30.06.1985

Автор: Васильев

МПК: G06F 3/153

Метки: генератор, изображения, преобразователя, радиолокационного, разверток

...целых адресов А , А . Если в очередной такт работы на вторых выходах сумматоров 2, являющихся выходами переноса в младший разряд целых, одновременно появляются сигналы переноса, то оба адреса записи изменяются на единицу. В этом случае возможно образование пустой ячейки преобразователя (П) (Фиг.2), Если сигнал переноса не появился ни на одном из вторьи выходов сумматоров 2, то происходит повторная запись в ячейку памяти, т,е, возникает дефект типа двойная запись (Л). Наличие двух сигналов .переноса обнаруживается элементом И-НЕ 5, а их отсутствие - элементом ИЛИ 6. В первом случае переход в новую точку радиолокационной развертки выполняется в два этапа; сначала изменяется адрес А 5 на выходе второго регистра 3 каналаУ, затем в...

Номер патента: 1164692

Опубликовано: 30.06.1985

Автор: Жеребятьев

МПК: G06F 5/00

Метки: двоичного, код, кода, число-импульсный

...регистр 3 порядка, вход 4 порядка, дешифратор 5, группу элементов И 6, группу элементов ИЛИ 7, группу триггеров 8, блоки формирователей импульсов 9 и 10, элемент задержки 11, выход 12 преобразователя, элемент ИЛИ 13, Блоки 9 и 10 предназначены для формирования коротких импульсов от перепада потенциала в соответствующих разрядах счетчика 1 и. триггеров Т 8 - 1 в ,Т-;8 " (2-1) при переходе их.из.нуля в единицу, и. в простейшем случае может быть реализован в виде дифференцирующих цепочек, пропускающих импульсы одной полярнос-З 0lти. Величина задержки элемента 11 выбирается из расчета длительности переходных процессов в элементах 1 (или 8), 9, 10, 6, 7, 13.Преобразователь работает следую щим образом.При нулевом состоянии всех разрядов...

Номер патента: 1164693

Опубликовано: 30.06.1985

Авторы: Громаковский, Левина

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...1,5)выход блока управления переключателя ми соединен с выходом (и+9)-го элемента И-НЕ, выход шестого элемента И-НЕ соединен с шестым выходом бло-.ка управления переключателями, гп-йвыход блока управления переключателя. ми соединен с первым входом т -гопереключателя, второй и третийвходы которого соединены с е -м выходом второго и Ь -м выходом третьего регистров соответственно, первыйвход Ф-го переключателя соединенс первыми входами первых групп и первыми инверсными входами вторых групппервого и второго элементов (2-2)ИИЛИ М -го переключателя, второйвход п -го переключателя соединен с вторым входом первой группы входов первого элемента (2-2) ИИЛИ 1-го переключателя и с вторым инверсным входом второй группы входов второго элемента (2-2)...

Номер патента: 1164694

Опубликовано: 30.06.1985

Автор: Мурашко

МПК: G06F 7/06

Метки: локальных, экстремумов

...локальных экстремумов, сопровождаемых синхроимпульсами по второму выходу 16 устройства.1164694 4 первой группе входов схемы 6 код с Адреса (номера канала) локальныхэкстремумов выборок функции поступают на выходы 17 устройства.Устройство работает следующим образом, 5В исходном состоянии первый и второй регистры 2 и 4, регистр 10, -триггер 5 устанавливаются в нулевое состояние., В регистр 7 порога записывается цифровой код Й порога, В счетчик 11 записываются "0" во все разряды счетчика (все входы начальной установки элементов .устройства с целью исключения загромождения второстепенными связями на чертеже не показаны).. По первой группе информационных входов 12 поступает кодЙ 1 дискретной выборки исследуемой функции, сонровождаемый...

Номер патента: 1164695

Опубликовано: 30.06.1985

Авторы: Букатин, Яблонский, Ялин

МПК: G06F 7/38

Метки: сдвига

...информации, в противном случае - перестановку информации, поступающей по его перво му и второму входам.Шифратор 2 представляет значение вектора А в вектор В согласно следующей таблице (для п=4).Старший значащий разряд вектора Аопределяет размер группы исходной ин-формации, в которой происходит циклический сдвиг. Величина сдвига опреде - ляется младшими разрядами вектора А. 1 1164Изобретение относится к вычислительной технике и может быть использовано для преобразования информации.Цель изобретения - расширение функциональных возможностей за счет выполнения циклического сдвига в группах разрядов.На фиг.1 представлена структурная схема устройства для сдвига, на фиг.2 - структурная схема матрицы . 1 О коммутаторов (для п=4).Устройство для...

Номер патента: 1164696

Опубликовано: 30.06.1985

Авторы: Бартошевский, Владимиров, Духнич, Орлов, Синенко

МПК: G06F 7/544

Метки: вычислительное

...изобретения - расширение функциональных воэможностей устройства за счет вычисления выражений вида: Ау = - (у соз(у+х з 1 п ср ),А-(х; ж(-у; 1),или1АК = - х+у26 =. агсд у/хПри 2=К устройство позволяет произ-; водить умножение координат на число А с компенсацией изменения масштаба, 2 О а при А=К - деление координат вектора на константу 2.Поставленная цель достигается .тем, что. в вычислительное устройство, содержащее первый, второй и третий сдвиговые регистры, первый, второй, третий и четвертый коммутаторы, семь сумматоров-вычитателей, причем выходы младших разрядов первого, второго и третьего сдвиговых ЗО регистров соединены с первыми входа-. ми операндов соответственно первого, второго и третьего сумматоров-вычи-тателей, вторые...

Номер патента: 1164697

Опубликовано: 30.06.1985

Авторы: Волощенко, Махов, Нечаев, Паулин

МПК: G06F 7/52

Метки: вычислительное

...управляющий вход режима работы которого подключен к третьим входам коммутаторов первой группы, к первым входам коммутаторов второйгруппы, к первым входам коммутаторов и элементов И узла коррекции, к первому входу элемента И устройства,второй вход которого подключен кстаршему разрядному входу первых входов устройства и первому входупервого элемента ИСЮЭЗЧАИЩЕЕ ИЛИ . первой группы, второй вход которого подключен к выходу первого элемента НЕ группы элементов НЕ, входы кото рых подключены соответственно к вторым разрядным входам устройства, старший из второй группы разрядных входов котарого подключен к второму входу первого коммутатора второй группы коммутаторов, третий вход которого подключен к выходу.первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой...

Номер патента: 1164698

Опубликовано: 30.06.1985

Авторы: Дианов, Канивец, Корниенко

МПК: G06F 7/52

Метки: деления

...изобретения - упрощение и повьппение быстродействия устройства.Поставленная цель достигается тем, что в устройстве для деления, содержащем регистры делителя и частного, сумматор, блок управления, счетчик циклов и входные информационные шины, причем выход блока управления соединен с входом счетчика циклов и входом разрешения сдвига регистра частного, блок управления содержит последовательно соединенные триггер и генератор тактовых импульсов, а в устройство введены регистр делимого и коммутатор остатка,причем входные информационные шины устройства соединены соответственно с первой группой информационнгх входов коммутатора остатка и информационными входами регистра делителя, выходы которого соединены с первой группой входов сумматора,...

Номер патента: 1164699

Опубликовано: 30.06.1985

Авторы: Прохоров, Шатилло

МПК: G06F 7/52

Метки: делитель, конвейерный

...к вычислению, в другой -вычислительный процесс, и наоборотПри этом для достижения максимальнойпроизводительности, минимальное чис- З 5ло ячеек в ступени конвейера выбираегся так, чтобы время, .необходимоена подготовку одной ступени конвейера к вычислению, не превышало времени вычислительногопроцесса в другой 40ступени конвейера.В исходном состоянии на управляюЙ), (2), (1)щих входах 2, , 2, 2 , 2установлен сигнал "1", на управляющем входе г, - сигнал "О",Щ45Эти управляющие воздействия в первой и второй ступени конвейера готовят элемент 10 памяти к приему информации о делимом, разрешают работу схемам формирования суммыпервой ступени конвейера и схемеформирования переноса вычислительной ячейки 2-1.Процесс вычисления начинаетсяс подачи на...

Номер патента: 1164700

Опубликовано: 30.06.1985

Авторы: Грабовецкий, Курбатов, Лазарев

МПК: G06F 7/548

Метки: вектора, вычисления, косинусов, направляющих, пространстве

...прямого кода в дополнительный 3-го и (1 + 4)-го (3 =1,2) итерационных блоков соединены с выходом первого сумматора"вычитателя соответственно (3 + 1)-го и ( + + 5)-го итерационных блоков, выход сдвигателя .первого и пятого итерационных блоков соединены с первыми инфор- мационными входами первых сумматоров вычитателей соответственно четверто го и восьмого итерационных блоков, выход знака первого сумматора-вычи-тателя которых соединен с информационными входом второго преобразователя прямого кода в дополнительный соответственно второго и шестого итерационных блоков, выход знака первого. сумматора-вычитателя первого и пятого итерационных блоков соединен с 55 информационным входом первого преобразователя прямого кода в дополнительный...

Номер патента: 1164701

Опубликовано: 30.06.1985

Авторы: Зуев, Суейдан, Турсунканов, Шумилов

МПК: G06F 7/548

Метки: вычислительное

...группу входов знака 6 операционной матрицы, входы задания начальных условкй первой 7 и второй 8 групп входов, выходы устройства 9 ц 10, входы задания враче.ий арктан; енсов 11, вхо- .З 0 ды задания аргумента 12 устройства.Управляющая матрица содержит вычислительные ячейки 13, элементы НЕ 14, информационные входы первой и второй групп входов 15 и 16, группу выхо-, дов 4.Вариант выполнения вычислительной ячейки содержит сумматор по модулю два 17, сумматор 18знаковый вход 19, вход слагаемого-вычитаемого 20, вход слагаемого 21, вход переноса 22, выход переноса 23, знаковый выход 24, выход суммы 25, Данный вариант выполнения вычислительной . ячейки не исчерпывает всех случаев применения изобретения, а является лишь иллюстрацией. На практике...

Номер патента: 1164702

Опубликовано: 30.06.1985

Авторы: Боброва, Киселев, Филиппова, Якубовская

МПК: G06F 7/58

Метки: генератор, процессов, случайных

...входом счетчика, с входами "Опрос" первого и второго источников шума и с входом Считывание блока памяти, выхоцкоторого является выходом генератора.На фиг.1 приведена блок-схема генератора; на фиг,2 - схема одного из блоков памяти группы блоков памяти,Генератор содержит компаратор 1, блок 2 хранения заданных распределений, группу схем 3 - 3 сравнения, элемент 4 И, счетчик 5, дешифратор 6, ключ 7, блок 8 памяти, первый 91 и второй 92 источники шума, элемент 10 задержки, генератор 11 тактовых импульсов, группу компараторов 12 1 -12 к, группу блоков 13 - 13 памяти, каждый из которых содержит (фиг.2)матрицы памяти, состоящие иэ ячеек 14 памяти и ключей 15 и 16.Блок 2 хранения. заданных распределений служит для хранения семейства...

Номер патента: 1164703

Опубликовано: 30.06.1985

Автор: Анишин

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...импульсов, триггер, первый и,второй элементы И, элемент задержки, счетчик, стробированный дешифратор,;первый и второй элементы И-ИЛИ, выходы которых сое-,динены соответственно с единичным инулевым входами триггера, прямой иинверсный выходы которого соединеныс вторыми входами соответственнопервого и второго элементов И, выходгенератора пуассоновского потокаимпульсов соединен.с первыми входамипервого и второго элементов И преобразователя код-интенсивность случайного потока импульсов, вторые входыкоторых соединены соответственно спрямым и инверсным выходами триггера, счетный вход которого соединен с выходом генератора импульсов преобразователя код-интенсивность случайного потока импульсов, выход первого . 5 элемента И соединен со счетным...

Номер патента: 1164704

Опубликовано: 30.06.1985

Авторы: Боброва, Киселев, Соболев, Якубовская

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...(фиг.З).Генератор содержит компаратор 1,группу блоков .".1 - 2 П памяти, группу компараторов 3 - 3, группусхем 4- 4 п сравнения, первый элемент 5: задержки, первый 61 й второй6 источники шума, элемент 7 И, блок8 памяти, ключ 9, второй элемент 10задержки, генератор 11 тактовых импульсов,Каждый блок 2Ь=1,2) памяти(фиг.2) содержит ячейки 12 памяти иключи 1 3Блок 8 памяти (фиг.З) содержитячейки 14 памяти, ключи. 15, группукоммутаторов 16, коммутатор 17, дешиФраторы 18, 19, счетчик 20, схему сравнения 21, счетчик 22,Каждый ключ 15 (фиг.4) содержитэлемент 23 И и ключевой элемент 24.Блоки 2 памяти предназначены для хранения аппроксимаций двухмерныхплотностей вероятностей. Для выбора строк, соответствующих текущим значениям аргумента, служат...

Номер патента: 1164705

Опубликовано: 30.06.1985

Авторы: Андреева, Боброва, Киселев, Якубовская

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...выходэлемента И соединен с входом "Запись"блока памяти, вторая группа информационных выходов которого соединена свходами соответствующих компаратороввторой группы, выход первого источника шума через второй элемент задержкисоединен с информационным входом ключа, выход которого соединен с информационным входом блока памяти,На фиг,1 приведена блок-схема генератора 1 на фиг.2 - схема одного бло"ка памяти из, группы блоков памятина фиг.З - то же, другого блока памяти, на фиг.4 - схема ключа, примененного в блоке памяти.Генератор содержит компаратор .1,группу 2 блоков 31-3 памяти и ком-параторов 4,-4 и 5-5, группу схем6-611 сравнения, элемент И 7, блок 8памяти, ключ 9, источники 10и 10 .шума, элементы 11 и 12 задержки игенератор 13...

Номер патента: 1164706

Опубликовано: 30.06.1985

Авторы: Гончаров, Зурхаев, Какаев, Кузнецов, Пересада, Петухов, Тарасов, Темирханов

МПК: G06F 9/22

Метки: микропрограммное

...пгчяти признаков ветвления и вырабатывается единичный сигнал совпадения с содержимым первой ячейки блока 3 ассоциативной памяти признаков ветвления. По синхроимпульсу СЗ который появляется на выходе 18 управляемого блока 13 синхронизации, единичный сигнал совпадения устанавливает в единичное состояние триггер регистра 6 индикации, соответствующий первой ячейке памяти 1 микрокоманд. С установкой кода состояния МПУУ в регистре 6 индикации начинается первый этап контроля посредством первого блока 10 контроля. На входы Х,-Х первого блока 10 контроля поступает код 1000000, установленный в регистре 6 индикации. При появлении лишней единицы в регистре б индикации на выходе первого блока 10 контроля по переднему Фронту синхроимпульса С...

Номер патента: 1164707

Опубликовано: 30.06.1985

Автор: Тархов

МПК: G06F 9/46

Метки: значащего, разряда, старшего

...вход ш-го элемента И (ш = 2,и) второй группы подключен к выходу (ш)-го элемента И-НЕ, а выход К-го элемента И второй группы подключен к К-му входу элемента ИЛИ, выход которого является вторым выходом устройства, прямой выход первого разряда и-разрядного регистра подключен к второму входу первого элемента И второй группы, вход и-го ф элемента НЕ подключен к выходуНа фиг.1 приведена структурная схема устройства; на Фиг.2 в .то же, блок вьделения старшего разряда.Устройство содержит. элемент ИЛИ 1, элемент НЕ 2, блоки 3-3 и вьделения старшего разряда, группы элементов ИЛИ 4, группы элементов И 5, сигнальный выход б устройства, прямые и инверсные разряды 7 входного кода, шифраторы 8 -8 п, выходы 9 элементов ИЛИ 4, выходы 10-10 п, 11 и...

Номер патента: 1164708

Опубликовано: 30.06.1985

Авторы: Ватащенко, Каташевский, Скубилин, Фабрикант

МПК: G06F 11/25

Метки: блоков, диагностики, логических

...соединенный входом управления с выходом элемента задержки 8, а выходами - с информационными входами бло"ка 2 регистрации, первый 11, второй 12 и третий 13 блоки элементов И, соединенные управляющими входами с выходом элемента задержки 9, информационные входы блока 11 элементов Исоединены с выходами дешифратора 5,выходы дешифратора 6 образуют выходные шины устройства, информационнные выходы блока 12 элементов И образуют входные шины устройства, выходы дешифратора 7 соединены с информационными входами блока 13 элементов И, первый многоканальный анализатор 14 кодов соединен первой группой входов поразрядно с выходами .блока 11 элементов И, второй группой входов с выходами блока 12 элементов И, а выходами - с информационными входа-ми...

Номер патента: 1164709

Опубликовано: 30.06.1985

Авторы: Запольский, Костинский, Подгорнов, Шугаев

МПК: G06F 11/08

Метки: коррекции, микрокоманд

...входом регистра 12 адреса. Ин- Хэмминга, который сравнивается схеформационный вход регистра 15 мик- мой сравнения 5 с кодом Хэммингарокоманд соединен с выходом второго считанным из блока памяти.1. Резулькоммутатора 16, Управляющий вход таты. сравнения (синдромы) заносятвторого коммутатора 16 соединен с ся в регистр 6 синдромов, Кроме товыходом триггера 17 адреса слова, го, блок 3 формирования кода ХэмминВыход первого элемента И 10 соеди- га формирует разряды паритета длянен с входом записи блока памяти 1,Первый информационный вход второго 1 О ного слова для гередачислова для гередачи в централькоммутатора 16 соединен с выходом ный процессор.сумматора по модулю два 4. Инверс- Если синдромы ненулевые на выхои1ныи выход триггера 9...