Ассоциативное суммирующее устройство -разрядных двоичных и двоично-десятичных чисел

Номер патента: 1233134

Авторы: Исмаилов, Кокаев

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) О 1 06 Р 7/50Ъе ПИСАНИЕ ИЗОБРЕТЕН еск вочтехе маТ ьластие к ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Дагестанский политехнич ийинститут(54) АССОЦИАТИВНОЕ СУММИРУЮЩЕЕ УСРОЙСТВО Б и-РАЗРЯДНЫХ ДВОИЧНЫХ ИДВОИЧНО-ДЕСЯТИЧНЬИ ЧИСЕЛ(57) Изобретение относится к обвычислительной техники, а точне устройствам для сложения нескольких чисел, представленных как в двоичной, так и в двоично-десятичнойсистеме счисления, и может использоваться в устройствах обработки информации. Цель изобретения - расширение области применения за счет возможности суммирования Б чисел, представленных в. двоично-десятичной системе счисления. Устройство содержитпервый постоянный запоминающий блок,ассоциативный запоминающий блок,первую, вторую, третью и четвертуюгруппы элементов И, первый и второйэлемент И, первую и вторую группыэлементов задержки, второй постоянный запоминающий блок, элемент задержки, регистр промежуточного резултата, регистр хранения переноса иИ входных регистров. 4 ил.1233134 Изобретение относится к вычислительной технике,Цель изобретения - расширение области применения за счет возможностисуммирования И чисел, представленныхв двоично-десятичной системе счисленияНа фиг. 1 изображена функциональная схема предлагаемого устройства;на фиг, 2 - схема зашивки постоянного запоминающего блока; на фиг. 3 -схема зашивки ассоциативного запоминающего блока; на фиг. 4 - упрощенная схема завивки постоянного запоминающего блока для примера суммирования четырех слагаемых представленных как в двоичной, так и вдвоично-десятичной системе счисления,Устройство содержит первый посто-,янный запоминающий блок 1 (ПЗБ) свстроенным дешифратором адреса, ассоциативный запоминающий блок 2,(АЗБ), вторую группу элементов И 3,первый элемент И 4, третью группуэлементов И 5, первую группу элементов И 6, вторую группу элементов 7задержки, первую группу элементов 8задержки, входы 9 слагаемых устройства, выход 10 суммы двоичных кодов,вторую шину 11 синхронизации, первуюшину 12 синхронизации, второй элемент И 13, регистр 14 хранения первноса, Б входных регистров 15, выход16 суммы двоично-десятичных кодов,третью шину 17 синхрбнизации, элемент 18 задержки, регистр 19 промежуточного результата, четвертую группу элементов И 20, второй постоянныйзапоминающий .блок 21,Устройство работает следующим образом.На входы 9 слагаемых устройствав зависимости от того, в каком видеподаются слагаемые в двоичном илив двоично-десятичном, происходит запись чисел в Б входнык регистров 15либо полностью (в первом случае),либо 1 -й тетрады всех слагаемых (вовтором случае),Рассмотрим работу устройства, когда суммируемые слагаемые представлены в двоичной системе счисления.При подаче тактового импульса навторую шину 11 синхронизации устройства на первые входы элементов И 3второй группы подаются одноименныеразряды И слагаемых, которые в течение тактового импульса определяютадрес слова, считываемого из первогоПЗБ 1, Считанное слово иэ первогоПЗБ 1 само является частью признака,подаваемого на признаковые входыАЗБ 2, причем все разряды, кромемладшего, задерюваются на один такт,Остальной частью признака являютсявсе, кроме старшего, разряды, считываемые иэ ЛЗБ 2, и задерживаются наодин такт. Сформированный признакдополнительно синхронизируется наэлементах И 4-6 путем подачи сигналапо первой шине 12 синхронизации устройства, передний фронт которого начинается позже, а задний раньше тактового импульса, подаваемого по второй шине 11 синхронизации устройства.Эта мера вызвана неидеальностью элементов группы 7 и 8 задержки,В том же такте, в котором поданразрядный срез слагаемых, на выходе 10 АЗБ 2 появляется одноименныйвыходной разряд. Таким образом, навыходе получается результат суммирования в последовательном коде, причем количество тактов, эа котороевычисляется сумма, равно- и + 1 ор 11,где .,- количество затрачиваемыхтактов;и - разрядность слагаемых;Л - количество одновременносуммируемых слагаемых,В двоично-десятичной системе счисления в коде 8,4,2, устройство работает следующим образом,Через входы 9 слагаемьгх устройства в И входных регистров 15 поступают младшие тетради всех суммируемыхслов . Используя блоки предназначенные для операции двоичного суммирования, а также соответствующие шины 11и 12 синхронизации производят обычную операцию двоичного сложения, аналогично описанному алгоритму. Замечают при этом, что в регистре 14 пехранения переноса содержатся нули,После обработки младших тетрад, т.е.четырехразрядных слагаемых, в регистре 19 промежуточного результата (висходном, состоянии содержит нули)сформируется некоторая двоичная сумма 8(,). 1 О 15 2 О 25 ЗО 35 40 45 5 О Разрядность регистра промежуточного результата определяется как Т = и + 1 од(11+1), если И16, 1233134где( - разрядность регистра промепр 1). )жуточного результата;разрядность слагаемого 1- 4),1) - количество суммируемых слагаемых.При подаче на третий тактовый вход 17 синхронизации устройства импульса происходит передача информации с регистра 9 промежуточного результата через элементы И 20 четвертой группы на вход встроенного дешифратора адреса второго постоянного запоминающего блока 21, поступает информация с промежуточного результата регистра и в том же такте происходит его обнуление (время хранения информации в промежуточном регистре результата определяется элементом 18 задержки).Организация второго постоянного запоминающего блока 21 следующая (фиг. 4).На вход второго постоянного запоминающего блока 21 поступает информация с регистра промежуточного результата с учетом переноса из предыдущих тетрад . Так как рассматривают двоичную сумму, полученную при сложении младших тетрад, то соответственно переносов из предыдущих тетрад нет. С выхода постоянного запоминающего блока 21 по соответствующему адресу считывается слово, которое содержит два вида информации, а именно выделяет разряд единиц в двоичнодесятичном коде, содержащихся в сумме Б , а также остальные разряды (десятки, сотни, и т,д.), содержащиеся Б, в двоичном коде, Например:Б 1,=, 11111 11 = 255,о -1;Г =11001 1 = 0101Полученная информация Ь, в двоично-десятичном коде поступает на выходную шину 16 устройства, что является результатом суммирования устройством младших тетрад. Информация, полученная с выхода второго постоянного запоминающего блока 21, Ь в двоичном коде поступает на входы регистра 14 хранения переноса, что и есть количество переносов, необходимых учесть при суммировании вторых тетрад всех слагаемьгх. Разрядность регистра 14 хранения переноса определяется какьр, = 1 о 1 ( М)Обработка следующих тетрад всех слагаемьгх происходит аналогично. Разрядность регистра переносаменьше или равно четырем(2 (д 1= .4 + 1 ор;(Я+1) Р,если ( 6 16.Разрядность регистра 14 переносабольше четырех.с.,= 1 к,(и-) + ог,(и+1)1:г (1 -1) Р1 О где Р - разрядность двоично-десятичного числа.Ф о р м у л а и з о бр е т е н и я15 Ассоциативное суммирующее устройство ) и-разрядных двоичных идвоично-десятичных чисел, содержащеепервый постоянный запоминающий блок,ассоциативньп 3 запоминающий блок, 2 О первьпЪ элемент И, первую группу элементов И, вторую группу элементов И,третью группу элементов И, первуюи вторую группы элементов задержки,первый разрядный вьгход ассоциатив ного запоминающего блока являетсявыходом суммы двоичных кодов, остальные выходы ассоциативного запоминающего блока через соответствующиеэлементы задЕржки первой группы соединены с первыми входами соответствующих элементов И первой группы,вторые входы которых подключен кпервой шике синхронизации устройства, а выходы - к соответствующим 35входам опросапервой группы ассоциативного запоминающего блока, адресные входы первого постоянного запоминающего блока соединены с выходамисоответствующих элементов И второйгруппы, первые входы которых соединены с второй шиной синхронизации устройства, первый разрядный выход первого постоянного запоминающего блокасоединен с первым входом первого элемента И, второй выход которого соединен с первыми входами элементов Итретьей группы и подключен к первойшине элементов И третьей группы иподключен к первой шине синхрониза ции, выходы первого запоминающегоблока, кроме первого, подключены через соответствующие элементы задерж-ки второй группы ко вторым входамсоответствуннцих элементов И третьей 55 группы, выходы которых соединены ссоответствующими входами опроса второй группы ассоциативного запоминающего блока, вход младшего разрядакоторого соединен с выходом первогоэлемента И, о т л и ч а ю щ е е с ятем что, с целью расширения областиприменения за счет возможности суммирования И чисел, представленныхв двоично-десятичной системе счисления, в него введены второй постоянный запоминающий блок, регистр хранения переноса, Б входных регистров, 1 Овторой элемент И, элемент задержки,четвертая группа элементов И, регистр промежуточного результата, инФормационные входы входных регистровявляются входами слагаемых устройства, а их выходы соединены с вторымивходами соответствующих элементов Ивторой группы, выходы которых соединены с соответствующими адреснымивходами первого постоянного запоми- .2 Онающего блока, вход младаего разрядакоторого соединен с выходом второгоэлемента И, первый вход которого соединен с выходом регистра переноса,синхровход которого соединен с синх ровходами входйых регистров, вторымвходом второго элемента И и второйвиной синхронизации устройства, информационный вход регистра промежуточного результата соединен с вьгходом суммы двоичных кодов ассоциатив -ного запоминающего блока, третья щцна синхронизации соединена с первымивходами элементов И четвертой группыи через элемент задержки - с синхровходом регистра промежуточной суммы,выходы которого соединены с вторымивходами соответствующих элементов Ичетвертой группы, вьгсоды которых соединены с соответствующими адреснымивходами второго постоянного запоминающего блока, все выходы второгопостоянного запоминающе о блока, кроме первого, соединены с информационными входами регистра переноссапервый выход второго постоянного запоминающего блока является выходом суммы двсичпо-цесятичньгх кодов устройства.сн нного к ени 113035,ауш Производственно-полиграфическое предприяти род,оектная,Тираж Государст делам изоб осква, ЖП омитета СССР открытий ая наб., д.

Смотреть

Заявка

3850695, 12.11.1984

ДАГЕСТАНСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ

ИСМАИЛОВ ШЕЙХ-МАГОМЕД АБДУЛЛАЕВИЧ, КОКАЕВ ОЛЕГ ГРИГОРЬЕВИЧ

МПК / Метки

МПК: G06F 7/50

Метки: ассоциативное, двоично-десятичных, двоичных, разрядных, суммирующее, чисел

Опубликовано: 23.05.1986

Код ссылки

<a href="https://patents.su/5-1233134-associativnoe-summiruyushhee-ustrojjstvo-razryadnykh-dvoichnykh-i-dvoichno-desyatichnykh-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Ассоциативное суммирующее устройство -разрядных двоичных и двоично-десятичных чисел</a>

Похожие патенты