Устройство для решения дифференциальных уравнений

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ДЕТЕЛЬСТВУ К АВТОРСКОМ У 19м моделирования.Петро тельство СССР 15/32, 1975. льство СССР Р 15/328, 1984. РЕШЕНИЯ ДИФФЕ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Институт проблв энергетике АН УСС(57) Изобретение относится к цифровой вычислительной технике и предназначено для решения дифференциаль-ных уравнений в частных проиэводныХ.Устройство содержит блок управления,два блока местного управления, коммутаторы исходных данных и результатов, решающие блоки, двунаправленныйи однонаправленный коммутаторы промежуточных данных. В устройстве достигнуто повышение производительности за счет совмещения во времениэтапа расчета поля и расчета суперпоэиции. 18 ил.амщ ЮЬВО дщем Юфгдючи абак ы-еУ Смаюю атлет 8 УФй-и) сэиюл мписи Ф реве р ги-его АМьчи аванса О)бодаю ию рел-иуфлрийевя Ф- люимая (85-37/ ваюд РМЬю аУре са юга-э)4 Ъгиаю евам ИУММЕНОМ фбРРЙУЩЮ ЬЮаа лмачв 3 ОФ бювар мавсар Ф е рещо 1233348Гиггогл Вибомм оааесЛ-гц Гигнол мнчлимгг М Гигнил улаоблении бцИЬИ омелинай гб) игнил гаоисм Вое . ги не 1.Цбаг Гигнол инлаененнмг 33 гу Гмгнил Вибомг ол/Реса 1 Н гг Гигнол Влгогглм иг ае гисл 1 ао Л У) Гмгнол унрауление Вигайегл млюмвО ге ГигллМ Уелси ,О гб Гмгнол Влбомм обеего(И- г 7lГигнил внсмм (Игб/ Гигал упаабленио Влвгнил ниамее гл .гВ сигнал гомиса Ваегисер П-Щ Сигнал Выбачи адро са (5 Ч-В) Си гнал чргения ВЧ.югценал угградленигг лодлчег лнгмч 1 ВЧ-В игнол заггиси У ре еие ер ГЗЦ) иенал инлрбиенгггаВЧ -66) Сиенал выдачи адщаа КЧ-ВЦфиенал быдачи из р 6 исгггра Где иенал угградленсбчыуадньп юлгочеи ХФСиенал Заггиеи 5 Чнал мгггенигг ХФуграда ему Ялгацед ГВЧ-ВВУ Заггюф оа ру- ВЧР23348 3УП - учел 26 памяти, РК - регистр30 команд, ДК - дешифратор 32 команд;СХ - синхронизатор 33; РА - регистря 27 адреса, ОК - счетчик 29 команд,БР - буферный регистр 31; КО - кодоперации, КЛ - ключи 20),Устройство для решения дифференциальных уравнений (Фиг. 1) содержитблок 1 ввода-вьвода, блок 2 управле 1 О ния, блоки 31, 3 местного управления, первую группу коммусгаторов 4 -41 исходных данных и результатов,вторую группу коммутаторов 4, -4 ц,исходных дацньпс и результатов, до. полнительный коммутатор 4 исходныхданных и результатов, первую группурешающих блоков 5-5 ц, вторую группурешающих блоков 5 И, дополнительчМ 41ный решающий блок 5 , группу двуна 2 О правленных коммутаторов 6 -6 громейжуточцьгс, данных, однонаправленный коммута гор 7 промежуточных данных, системные выходные информационные шины8, системные входные информационныешины 9, системные выходные управляющие шины 1 О, системные входные управляющие шины 11 и 11, системныеадресные шины 12, входные информационные шины 13, и 13 входные инфорЗО мационцъ 1 е шины 14 и 14,выходные управляющие шины 15, и 15,входные управляющие шины 16 и 16 и адресныешины 1 иБлок 2 управления (фиг. 2) содержит узел 18 памяти, регистр 19 адре. -са, буфер 20 ввода-вывода, содержащий две группы ключей 20, и 20счетчик 21 команд, регистр 22 команд, буферный регистр 23, дешифратор 24 команд, синхронизатор 25,Блок 3 местного управления (фиг,3и 4) содержит узел 26 памяти, регистрадреса 27, буфер 28 ввода-вывода,содержащий две группы ключей 281 и Изобретение относится к цифровсй вычислительной технике, конкретнее к устройствам для обработки цифровых данных, и может быть использовано дл решения дифференциальных уравнений в частных производных.Цель изобретения - повьпчгние производительности устройства.На фиг, 1 представлена структурная схема устройства, на Фиг. 2 структурная схема блока управления; на фиг. 3 и 4 - структурная схема блока местного управления, на фиг.5- структурная схема коммутатора исходных данных и результатов на. Фиг.б - структурная схема решающего блока; на Фиг. 7 - конкретная реализация двунаправленного коммутатора промежуточных данных, ца Фиг, 8 - структурная схема однонаправленного коммутатора промежуточцьгх данных, на фиг. 9 - временная диаграмма работы устройства, на Фиг. 10 - алгоритм работы решающего блока для метода простой итерации, ца Фиг. 1 - алгоритм расчета суперпоэиции в решающем блоке, на Фиг. 12 - алгоритм работы решающего бпока для метода прогонки, на Фиг. 13-15 - временные диаграммы синхронизаторов (в скобках указаны номера узлов блоков 2, 3 и 5 соответственно, между которыми передаются сицхронизирующие сигналы), на фиг. 16 - алгоритм работы блока управления ца Фиг. 17 и 18 - алгоритм работы блоков мест ного управления, 1 сУсловцые обозначения для Фиг. 9. "РБ - решающий блок 5; БМУ - блок 3 местного управ леция, БУ - блок 2 управления, для фиг. 10-12: УП - узел 64 памяти, РПО - регистр 56 первого операнда, РВО - регистр второго операнда; БР буферный регистр 55; С - сумматор 59, для фиг, 16: УП - учел 18 памяти, РК - регистр 22 команд; СХ - синхронизатор 25 импульсов; РА - регистр 19 адреса; СК - счетчик 21 команд, БР - буферный регистр 15; КО - код операции, КЛ - ключи 20, для фиг.17: УП - узел 26 памяти, РК - регистр 30 команд; ДК - дешифратор 32 команд, СХ - синхронизатор 33; РА - регистр 27 адреса; СК - счетчик 29 команд; БР - буферный регистр 31, КО - код операции, КЛ - ключи; Р - регистр И - элемент И; ДА - дешифратор адреса, БУ - блок 2 управления, для Фиг. 18: 28, счетчик 29 команд, регистр 30 команд, буферный регистр 31, дешифратор 32 команд, синхронизатор 33, элемент И 34, дешифратор 35 адреса, элемент И Зб, группу ключей 37, ре,;О гистр 38 ввода, регистр 39 вывода,группу ключей 40, элемент И 41, элемент И 42, дешифратор 43 адреса,Коммутатор 4 исходных данных и результатов (фиг, 5) содержит регистр 44 вывода, группу выходных ключей 45, элемент И 46, элемент И 47, группу входных ключей 48, регистр 49 ввода, элемент И 50, де 1233148шифраторы 51 и 52 адреса и элементИ 53,Решающий блок 5 (фиг. 6) содержитсинхронизатор 54, буферный регистр55, регистр 56 первого операнда,дешифратор 57 команд, счетчик 58 команд, сумматор 59,.регистр 60 команд, регистр 61 адреса, регистр 62второго операнда, буфер 63 ввода-вывода, содержащий две группы ключей63 1 и 63 г и узел 64 памяти.Двунаправленный коммутатор 6 промежуточных данных (Фиг. 7) содержитдешифратор 65 адреса, элемент И 66,регистр 67 вывода, группу выходныхключей 68, элемент И 69, дешифратор70 адреса, регистр 71 вывода, группу выходных ключей 72, элемент И 73,элемент И 74, дешифраторы 75 и 76адреса, элемент И 77, группу входныхключей 78, регистр 79 ввода и элемент И 80.Однонаправленный коммутатор 7промежуточных данных (Фиг. 8) содержит регистр 81, группу ключей 82,элементы И 83 и 84 и дешифраторы85 и 86 адреса.Блок 2 управления через систем -ные шины 8, 9, 10, 11 11 и 12соединен с блоками 3, и 3 местногоуправления, которые через шины 137 и коммутаторы 4 -4 , исходныхданных и результатов соединенЫ с соответствующими группами решающихме того, первая и вторая группа решающих блоков 5 соединена через двунаправленные коммутаторы 6 -6 проМмежуточных данных и однонаправленный коммутатор 7 промежуточных данныхВременные диаграммы работы синхронизаторов 25, 33 и 54 приведены нафиг. 13-15 соответственно,Устройство работает следующим образом.В исходном состоянии устройствоподготовлено к работе, т.е. в узел18 памяти блока 2 управления записаны через устройство 1 ввода управляющие программы, в узел 26 памятиблока 3 -3 местного управления записаны блоком 2 управления управляющие программы, массивы коэффициентов, начальные и граничные условия,а в узлах 64 памяти решающих блоков5, и 5 ц - управляющие программы.Рассмотрим работу устройства напримере решения одномерного уравнения параболического типа: О ЭД ЗХзаданного на единичном отрезкеОХс 1, аппроксимируемого методомконечных разностей1+ 1 ф1; -0; 0; -2 Ц; +О;(2)гг10 Исходную область С(ОХ 1) покрывают сеткой (д. Расчет на последовательности сеток яе ы и Сд, е и, понгзволяет получить в узлах сетки Сдцрешение с требуемой точностью. Суммарное количество узлов в сетке сднион, меньше, чем в сетке Ы,Алгоритм решения задачи включаетследующие этапы:1) Расчет условий опережения поФормуле (2) с шагом 7=Н в решающихблоках 5,-5, например, методом простой итерации, в результате получачем о2) Расчет условий сопряжения поформуле (2) с шагом 7=Н/2 в решающихблоках 5 - 5. например, методомпростой итерации, в результате полую 111чаем П;3) Пересылка результатов решенияиз,решающих блоков 5 , 5 ,5Югчерез двунаправленные коммутаторы61-бя промежуточных данных в решающие блоки 5, -5, где определяетсясуперпозиция полученных решений 351 ф 4 1 ф 1 "1 ф 1= Ц, -- 1, (3)3 - 34) Обратная пересылка результатовсуперпозиции из решающих блоков 5 -405 в решающие блоки 5,1-5, черездвунаправленные коммутаторы 6,-6 цпромежуточных данных для расчета поп. 2 следующего временного слоя,5) Обмен условиями сопряжения че 45 рез блок 3 местного управления между решающими блоками 5 5 и 55 г и 5 и таад6) Нахождение значений поля в подобластях в решающих блоках 5,-5,50 5 ,7) Пересылка значений поля в центральных узлах иэ решающих блоков5 5 н 5 г в решающие блоки 55 5через двунаправленныекоммутаторы 6-61 промежуток данныхи однонаправленный коммутатор 7промежуточных данных для расчетапо п. 2 следующего временного слоя.Переход к расчету следующего временного слоя осуществляют по пп. 1и 2,Во время расчета следующего временного слоя блок 2 управления выводит промежуточные результаты черезблок 1 вывода пользователю,Совмещенные выполнения основныхэтапов описанного алгоритма отражены на временной диаграмме (фиг. 9)Формулы метода простой итерации:(6) Для реализации вычислительного процессапо командам блока 2 управления (подобный алгоритм работы блока 2 управления приведен на Фиг. 16) блоки 3, и 3 местного управления по собственным программам параллельно загружают исходную информацию (коэффициенты, значения граничных условий) в соответствующую группу (в первый решающий блок 5 - для первой группы и в решающий блок 5 ,т для второй группы). Для этого блок 3 местного управления выдает по шинам 17, 13 и 15 соответственно адреса, данные и управляющий сигнал Запись" ЗП). В коммутаторе 4 исходных данных и результатов, к которому адресуется блок 3 местного управления срабатывает дешифратор 52 адреса (фиг, 5), с выхода которого активный сигнал совместно с активным сигналом ЗП поступает на входы элемента И 46. По сигналу с вьг.:ода элемента И 46 передаваемая инФормация записывается в регистр вывода и одновременно через первый выход запроса коммутатора 4 сигнал "Запрос" поступает в решающий блок 5 (распределитель импульсов),По сигналу Запрос решающий блок 5 переходит на подпрограмму чтения информации из регистра 44 вывода. Для этого блок 5 выставляет на адресных выходах адрес коммутатора 4 исходных данных и результатов, который поступает на вход дешифратора 53 адреса, а по шине "Чтение" (ЧТ) - активный сигнал, По совокупности активных сигналов на входе к информационным входам решающего блока 5 информация через буфер 63 ввода-вывода записывается в регистр 56 первого операнда, а затем запоминается в узле 64 памяти. Последней командой передаваемого массива блок 3 местного управления запускает решающий блок 5 на выполнение программы по решению одномерной задачи по Формуле (4). Для этого передается в решающий блок 5 код, соответствующий передаче управления, и адрес перехода. Подробный алгоритм работы решающего блока для метода простой итерации приведен на,фиг. 10.Затем блоки 3, и 3 местного упэавления переключаются соответственно через коммутаторы 4 и 4 исходьтьтх дантьпт и результатов к входам решающих блоков 5 и 5 загружают исходной информацией и передают управление решающим блокам 5, которые начинакт выполнять собственно программу а в то время блоки 3 и 3 местного управления переключаются каждый в своей группе к следующему блоку 5 и таким образом все И релающих блоков 5 первой группы со смещением во времени параллельно выполняют программы первого итерационного цикла (подробный алгоритм работь блоком 3, и 3, местного управления приведен на Фиг. 17 в режиме обмена с блоками 2 и 5). Количество решающих блоков 5 во второй группе равнс (3 И.1)-11, поэтому блок Зе местного управления продолжает загружать оставшиеся решающие блоки 5, которые аналогично первой группе выполняют программы первого итерационного цикла. После того, как выполнено решение в любом из решающих блоков 5 в первом итерационном цикле, решающий блок 5 сообщает об этом блоку местного управления. Для этого решающий блок 5 выставляет по адресным шинам адрес коммутатора 4 исходных дан 123348 8ных и результатов, который поступает на вход дешифратора 51, по информационным шинам передает данные, которые по управляющему сигналу ЗП и сигналу с выхода дешифратора 51 записываются в регистр 49, а коммутатор 4 исходных данных и результатов Формирует сигнал "Запрос" по шине 16 и передает в блок 3 местного управления, который переходит на подпро - грамму чтения, включающую выдачу по шинам 17 адреса коммутатора 4, который поступает на вход дешифратора 52, и управляющего сигнала ЧТ по шине 15. По активному сигналу с выхода элемента И 50 информация с регистра 49 через ключи 48 поступает по информационным шинам 14 через буфер 28 ввода-вывода в буферный регистр 31 блока 3, а затем записывается в узел 26 памяти, Далее принимаются полученные на первой итерации значения из остальных блоков 5 в буферную область памяти блока 3 местногоуправления.Блоки 3, и 3 местного управления, не дожидаясь окончания вычисления во всех блоках 5, отслеживают окончание работы соседних блоков 5, и как только результат оказывается в буферной области осуществляют перезагрузку полученной информации в соседние освободившиеся решающие блоки 5 для выполнения следующей итерации в то время, как остальные блоки 5 заканчивают текущую итерацию. Таким образом, последовательно, оставшиеся блоки 5 переходят к выполнению следующей итерации.Описанный итеративный процесс повторяется в каждой группе до тех пор, пока будут получены значения искомой функции текущего временного слоя для каждого узла с заранее заданной точностью в соответствии с Формулой (5). Для нахождения суперпозиции полученных решений значения функции, полученные во второй группе решающих блоков 5, пересылаются в решающие блоки 5, -5 д через коммутаторы 61-61. В решлющих блоках 5,-5 я выполняется программа нахождения суперпозиции по формуле 3 . Алгоритм расчета суперпозиции приведен на фиг. 11.Рассмотрим более подробно передачу информации из решающего блока 5 второй группы в решающий блок 5 пер вой группы. Передающий блок 5 выдает по адресным, информационным и управляющим шинам соответственно адрес, данные и сигнал ЗП. В двунаправленном коммутаторе промежуточныхданных 6 по синхронизирующему сигналу с выхода элемента И 77 информациязаписывается в резистор 79 вывода иодновременно по шинеЗапросформируется сигнал, последний поступает 5 10 в решающий блок 5, который принимает информацию. Для этого блок 5 выставляет на адресных выходах адрес,по которому срабатывает дешифратор75 адреса и сигнал ЧТ, По совокупности активных сигналов на выходеэлемента И 80 выходные ключи 78подключают выходы регистра 79 вводак информационным входам решающегоблока и информация через буфер 63 15 20 2530 35 40 45 фиг. 12. 50 55 После того, как получено значение поля в центральном узле подобласти, из блоков 5,-51 передаются значения через соответствующий двунаправленный коммутатор 6,-61, промежуточных данных ( регистр 67 вывода и ключи 63), в блоки 51,з, 5 ,ь и т.д а из блока 5 я, через однонаправленный коммутатор 7 - в решающий блок ввода-вывода записывается в регистр 56 первого операнда, а затем вапоминается в узле 64 памяти.После расчета суперпозиции в решающих блоках 5,-5 я полученные зна-. чения пересылаются через соответствующие коммутаторы 61-бк обратно во вторую группу решающих блоков 5: из 5 в 5 , из 5 в 51, и т.д. Для этого используются регистр 71 вывода, ключи 72 двунаправленного коммутатора 6 промежуточных данных. Кроме того, соседние решающие блоки первой группы обмениваются через коммутатор 4 исходных данных и результатов и блок 3 значениями суперпозиции, которые являются граничными значениями для расчета поля в подобласти. Так как количество подобластей на одну больше, чем количество вычисляемых условий сопряжения, то при расчете поля участвует и решающий блок 5в который предварительно пересылается исходная информация из решающего блока 5, . Вычисление поля в решающих блоках 5 первой группы осуществляется по формулам (6) . Алгоритм работы решающего блока приведен на5 щ, . Далее устройство переходит к расчету следующего временного слоя,Описанная последовательность повторяется до тех пор, пока не закончится время моделируемого процесса.Таким образом, введение новых . Функциональных блоков ц связей позволяет повысить производительность устройства за счет распараллеливания вычислительного процесса в решающих блоках. 1 О Формула изобретения5устройство для решения дифференциальных уравнений, содержащее блок управления, два блока местного управления, первую группу иэ Н решающих блоков (И - число узлов сетки), пер, 20 вую группу из Б коммутаторов исходных данных и результатов, вторую группу из 20+1) решающих блоков, вторую группу из 211+1) коммутаторов исходных данных и результатов,каж дый решающий блок содержит синхрониза,тор, регистр первого операнда, регистр второго операнда, дешифратор команд, сумматор, регистр команд, счетчик команд, две группы ключей, ЗО регистр адреса, узел памяти, буферный регистр и регистр частичного результата, в каждом решающем блоке первыи выход синхронизатора соединен с входом синхронизации регистра второго операнда, второй выход - с счетным входом счетчика команд, третий выход - с входом синхронизации регистра адреса, четвертый и пятый выходы - с управляющими входами клю чей первой и второй групп соответственно, шестой выход - с входом синхронизации регистра команд, седьмой выход - с входом синхронизации регистра первого операнда, восьмой вы-. 45 ход - с управляющим входом сумматора, девятый вьжод - с входом синхронизации буферного регистра, десятый выход - с входом синхронизации регистра частичного результата решающего 5 О блока, первая группа входов кода режима синхронизатора соединена с выходами дешифратора команд, входы которого соединены с выходами, регистра командвыходы ключей второй группы 55 соединены с информационными входами : регистра второго операнда, регистра команд, первой группой информацион. -ных входов регистра первого операнда и с информационными входами буферного регистра, выходы счетчика команд соединены с информационными входами регистра адреса, вьжоды регистра первого операнда соединены с входами первого слагаемого сумматора, входы второго слагаемого которого соединены с выходами регистра второго операнда, вьжоды сумматора соединены с второй группой информационных входов регистра первого операнда и второй группой входов кода режима синхронизатора, выходы буферного регистра соединены с третьей группой входов кода режима синхронизатора, выходы регистра первого операнда соединены с информационными входами ключей первой группы, одиннадцатый выход синхронизатора соединен с входом записи узла памяти, двенадцатый выход - с входом чтения узла памяти, информационные входы ключей второй группы соединень 1 с выходами узла памяти, выходы ключей первой группы - с информационными входами узла памяти, выходы регистра адреса соединены с адресными входами узла памяти, каждый коммутатор исходных данных и результатов содержит регистр вывода, группу выходных ключей, четыре элемента И, группу входных ключей, регистр ввода, два дешифратора адреса, причем выходы элементов И соединены соответственно с входомсинхронизации регистра вывода, управляющими входами входных ключей, с :входом синхронизации регистра ввода и с управляющими входами выходных ключей, выходы регистра ввода - с информационными входами входных ключей, вьжод первого дешифратора адреса соединен с первыми входами третьего и четвертого элементов И, выходы регистра вывода подключены к информационным входам выходных ключей, выход второго дешифратора адреса соединен с.первыми входами первого и второго элементов И", блок управления содержт узел памяти, регистр адреса, две группы ключей, счетчик команд, регистр команд, буферный регистр дешифратор команд, синхронизатор, первый выход синхронизатора блока управления соединен с входом синхронизации буферного регистра, второй вьжод - со счетнымвходом счетчика команд, третий выход - с входом синхронизации регистра адреса, четвертый и пятый выходы - соответственно с управляющими входами ключей первой и второй групп, шестой выход - с входом синхронизации регистра команд, первая группа входов кода режима синхронизатора соединена с выходами дешифра- О тора команд, входы которого соединены с выходами регистра команд, входы ключей первой группы соединены с выходами буферного регистра, выходыключей второй группы - с информацион ными входами регистра команд и буферного регистра, выходы счетчика команд - с входами регистра, выходы ключей первой группы - с информационными входами узла памяти, входы клю чей второй группы - с выходами узла памяти, выходы регистра адреса соединены с адресными входами узла памяти, седьмой выход синхронизатора соединен с входом записи узла памяти, 25 восьмой выход - с входом чтения узла памяти; каждый блок местного управления содержит узел памяти, регистр адреса, четыре группы ключей, счетчик команд, регистр команд, буферный ре - 30 гистр, дешифратор команд, синхронизатор, четыре элемента И, два дешифратора адреса, регистр ввода, регистр вывода, причем первый выход синхронизатора соединен с входом синхронизации буферного регистра, второй выход - со счетным входом счетчика команд, третий выход - с входом синхронизации регистра адреса, четвертйй и пятый выходы - соответственно с40 управляющими входами ключей первой и второй групп, шестой выход - с входом синхронизации регистра, первая группа входов кода режима синхронизатора соединена с выходами дешифратора ко 5 манд, входы которого соединены с выходами регистракоманд, информационные входы ключей первой группы соединены с выходами буферного регистра, выходы ключей второй группы - с. информационными входами регистра команд и буферного регистра, выходы счетчика команд соединены с информационньии входами регистра адреса, выходьг которого соединены с адресными входами узла памяти, седьмой вы ход синхронизатора соединен с входом записи узла памяти и с первым входом первого элемента И, восьмой выход -с входом чтения узла памяти и первым входом второго элемента И, первый вход второй группы входом кода режима синхронизатора соединен с выходом третьего элемента И, информационные входы ключей третьей группы соединены с выходами регистра вывода, выход первого дешифратора адреса - с вторыми входами первого и второго элементов И, выход второго элемента И - с управляющими входами ключей третьей группы, выход первого элемента И - с входом синхронизации регистра ввода, выходы которого соединены с информационными входами ключей четвертой группы, управляющие входы которых соединены с выходом четвертого элемента И, выход третьего элемента И соединен с входом синхронизации регистра вывода, выход второго дешифратора адреса соединен с первыми входами третьего и четвертого элементов И, выходы ключей первой группы соединены с информационными входами узла памяти и регистра ввода, информационные входы ключей второй группы - с выходами узла памяти и ключей третьей группы, выходы ключей четвертой группы блоков местного управления подключены к информационным входам ключей второй группы блока управления, выходы ключей первой группы соединены с информационными входами узла памяти и регистра ввода, информационные входы ключей второй группы - с выходами узла памяти и ключей третьей группы, выходы ключей четвертой группы блоков местного управления подключены к информационным входам ключей второй группы блока управления, выходы ключей первой группы блока управления соединены с информационными входами регистров вывода блоков местного управления, седьмой и восьмой выходы синхронизатора блока управления соединены с вторыми входами соответственно третьего и четвертого элементов И блоков местного управления, выходы первых элементов И блоков местно го управления соединены соответственно с первым и вторым входами второйгруппы входов кода режима синхронизатора, выходы регистра адреса которого соединены с входами вторых дешифраторов адреса блоков местного управления, выходы входных ключей каждо 1233148го коммутатора исходных данных и результатов первой группы подключены кинформационным входам ключей второйгруппы первого блока местного управления, выходы ключей первой группы которого соединены с информационнымивходами регистров вывода каждого коммутатора исходных данных и результатов первой группы, седьмой и восьмой 1 Овыходы синхронизатора первого блокаместного управления соединены с вторыми входами соответственно первогои второго элементов И каждого коммутатора исходнъгх данных ирезультатов 15первой группы, со второго по (И+1)-йвходы второй группы входов кода режима сиихронизатора первого блока.местного управления соединены с выходами третьих элементов И коммуташоров исходных данных и результатовпервой группы, выходы регистра адреса первого блока местного управлениясоединены с входами второго,цешифратора адреса каждого коммутатора исход ных данных и результатов первой группы, выходы входных ключей группы коммутаторов исходных данных и результатов второй группы подключены к информационным входам ключей второй ЗОгруппы второго блока местного управ,ления, выходы ключей первой группыкоторого соединены с информационнымивходами регистров вывода каждого коммутатора исходных данных и результа- З 5тов второй группы, седьмой и восьмойвъгходы синхронизатора второго блокаместного управления соединены с вторыми входами соответственно первого ивторого элементов И каждого коммута Отора исходных данных и результатоввторой группы, со второго по (2 И+2)входы второй группы входов кода режимасинхронизации второго блока местногоуправления соединены с выходами третьих элементов И соответствующих комМутаторов исходных данных и результатов второй группы, выходы регистраадреса второго блока местного управления соединены с входами второго де- Ошифратора адреса каждого коммутатораисходных. данных и результатов второйгруппы, выходы выходных ключейинформационньге входы регистра ввода,входы первого дешифратора адреса 5второй вод третьего элемента И, второй вход четвертого элемента И, выход первого элемента И -го (х=1 3 Н+1) коммутатора исходных данныхи результатов первой и второй группсоединены соответственно с информационными входами ключей второй группы, выходами ключей первой группы,выходами регистра адреса, одиннадцатым и двенадцатым выходами синхронизатора с первым входом четвертойгруппы входов кода режима синхронизатора-го решающего блока соответственно первой и второй групп, о т л ич а ю щ е е с я тем, что, с цельюповышения производительности, в неговведены дополнительный коммутаторисходньгх данных и результатов, дополнительный решающий блок, однонаправленный коммутатор промежуточныхданных и 1 Я двуналравленньгх коммутаторов промежуточных данных одноналравленньпл коммутатор промежуточнъгхданньгх содержит регистр группу ключей, два элемента И, два дешифратора адреса, причем выход первого дешифратора адреса соединен с первымвходом первого элемента И, выход которого соединен с синхронизирующимвходом регистра выход второго дешифратора адреса соединен с первым выводом второго элемента И, вьгход которого соединен с управляющими входами ключей, каждый двунаправленныйкоммутатор промежуточных данных содержит четыре дешифратора адреса,два регистра вывода, регистр ввода,две группы выходных ключей группувходньгк ключей шесть элементов И,лри этом выход первого дешифратораадреса соединен с первым входом первого элемента И, выход которого соединен с синхронизирующим входом первого регистра вывода, выходы которого соединены с информационнымивходами Выходных ключей первой группы, вьгкод второго дешифратора адресасоецинеч с первым входом второго элемента И, выход которого соединен суправляющими входами ключей первойгруппы, выходы второго регистра вывода соединены с информационными входами выходных ключей второй группы,управляющие входы которых соединеныс выходом третьего элемента И, выходтретьего дешифратора адреса соединенс первыми входами четвертого и пятого элементов И, выход четвертого элемента И соединен с синхронизирующим входом второго регистра вывода, 1233148 16выход четвертого дешифратора адресасоединен с первыми входами третьего и шестого элементов И, выход шестого элемента И - с синхронизиру -ющим входом регистра ввода, выходыкоторого соединены с информационнымивходами входныхключей группы,выход пятого элемента И соединен суправляющими входами входных ключейгруппы, выходы ключей первой группы,входы ключей второй группы, седьмойи восьмой выходы синхронизатора,(И+1)-й вход второй группы входовкода режима синхронизатора и выходырегистра адреса первого блока местного управления соединены соответственно с информационными входами регистра вывода, выходами входныхключей группы, вторыми входами первого и второго элементов И, выходомтретьего элемента И и выходами второго дешифратора адреса дополнительного коммутатора исходньх данных ирезультатов, выходы выходных ключейгруппы, информационные входы регистра ввода, входы первого дешифратора адреса, вторые входы третьегои четвертого элементов И и выход первого элемента И дополнительного коммутатора исходных данных и результатов соединены соответственно с информационными входами ключей второйгруппы, выходами ключей первой группы, выходами регистра адреса, одиннадцатым и двенадцатым выходами синхронизатора и четвертой группой входов кода режима синхронизатора дополнительного решающего блока, выходыключей первой группы, первый выходвторой группы выходов кода режимасинхронизатора и выходы регистраадреса дополнительного решающего блока соединены соответственно с информационными входами регистра, вторымвходом первого элемента И и входамипервого дешифратора адреса однонаправленного коммутатора промежуточных данных,.выходы ключей группы,второй вход второго элемента И, выход первого элемента И и входы второго дешифратора адреса однонаправленного коммутаторА промежуточных данных соединейы соответствено с водами ключей второй группы, двенадцатымвыходом синхронизатора, вторым входом четвертой группы входов кода режима синхронизатора и выходами регистра адреса первого и решающегоблоков второй группы, входы первого 1 О и третьего дешифраторов адреса, вторые входы первого и четвертого элементов И, информационные входы первого и второго регистров вывода, выход шестого элемента И, вьйоды вход ных ключей Группы и второй Вход пятОго элемента И 1 -го двунаправленного коммутатора промежуточных данныхсоединены соответственно с регистром адреса, одиннадцатым выходом синх ронизатора, выходами ключей первойгруппы, вторым входом четвертой группы входов кода режима синхронизатора,информационнъми входами ключей второй группы и вторым входом второйВ25 группы выходов-го решающего блокапервой группы, выход первого элемента И, выходы выходных ключей первойгруппы, второй вход второго элемента И и входы дешифратора адреса -го ЗО двунаправленного коммутатора промежуточных данных соединены соответственно с информационными входами ключей второй группы, двенадцатым выходом синхронизатора, выходами регистРа адреса (3 =И+3)-го решающего блока второй группы, выходы выходныхключей второй группы, второй входтретьего элемента И, выход четвертого элемента И, входы четвертого де О шифратора адреса, второй .вход шестого элемента И и информационные входырегистра ввода-го двунаправленного коммутатора промежуточных данныхсоединены соответственно с информационными входами ключей второй группы, двенадцатым выходом синхронизатора и вторым входом четвертой группы кода режима, выходами регистраадреса , одиннадцатым выходомсинхронизатора , выходами ключейпервой группы (1-11+2,)-го решающего блока второй группы.