Устройство для деления двоичных чисел

СОЮЗ СОНЕТСНИХСООИДЛИСТИЧЕСНИХРЕСПУБЛИН Ц 9) ( 4 С Об Р 7/52 НЕННЫЙ КОМИТЕТ ССС ИЗОБРЕТЕНИЙ И ОТНРЫ ГОСУД АРСПО ДЕЛ НИЕ ИЗОБРЕТЕНИЯ фВТОРСНОМУ СВИДЕТЕЛЬСТВУ Электрон е машины я десяб ил.(71) Специальное конструкторскоебюро геофизического приборостроенинститута геологии АН АЗССР(56) Самофалов К.Г. и др.ные цифровые вычислительныКиев, 1976, с. 325,Авторское свидетельство СССРУ 615477, кл. С Об Р 7/52, 1977.Авторское свидетельство СССРФ 646331, кл. С 06 Р 7/52, 1975,(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДВОИЧНЫХЧИСЕЛ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано в специализированных вычислительных устройствах. Целью изобретения является расширение функциональных возможностей за счет получения результата непосредственно в двоично-десятичной системе счисления.Устройство содержит регистр делимого,регистр делителя, сумматор, регистрчастного, первый блок регистрации"0" и "1", блок управления, два маркерных регистра. В него введены блокэлементов неравнозначностии второйблок регистрации "0" и "1" так, чтов процессе деления методом последовательного вычитания делителя из делимого результат накапливается в регистре частного в двоично-десятичном коде с указанием положенитичной запятой. 4 э.п. фИзобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах,Пелью изобретения является расширение функциональных возможностей засчет получения результата непосредст.венно в двоично-десятичной системесчисления.На Фиг,1 приведена структурнаясхема устройства для деления двоичных чисел; на Фиг.2 - функциональнаясхема блока упранления, на Фиг.Зфункциональная схема блока коммутаторов; на Фиг.4 - функциональная схема блока Формирования частного; наФиг.5 и 6 - функциональные схемы пер.ного и второго блоков регистрациигО гУстройство для деления двоичныхчисел (Фиг . 1 ) содержит регистр 1 делимо г о , блок 2 коммутаторов , регистр3 деления , сумматор 4 , блок 5 управления , первый маркерный регистр 6 ,блок 7 Формирования частного , первыйблок 8 регистрации " 0" и " 1 " , второймаркерный регистр 9 , второй блок 1 Орегистрации " 0" и " 1 " , блок 1 1 элементов нер ав но значно с ти .Блок 5 управления (Фиг . 2 ) содержит распределитель 1 2 импульсов ,пять элементов И 1 3- 1 7 , дв а элементаНЕ 1 8 и 1 9 и три триггера 2 0-2 2 .Блок 2 коммутаторов ( фиг . 3 ) содержит два п-раз рядных мультиплексора23 и 2 4 (п=т+4 , где ш - разрядно стьделимого) .Блок 7 формирования частного(фиг.4) содержит кольцевой сдвиговыйрегистр 25, три счетчика 26-28, три(Фактически таким образом может бытьсоединено любое количество элементовИ-ИЛИ и .счетчиков в зависимости отточности вычислений).Первый блок 8 регистрации гО и"1" (Фиг.5) содержит дна элементаИ 33 и 34 и элемент ИЛИ-НЕ 35.Второй блок 10 регистрации "О." и"1" (фиг.6) содержит дна элементаИ 36 и 37, элемент НЕ 38 и триггер 39,Устройство работает следующим образом.Перед операцией деления коды делимого и делителя вводятся в соответстнующие регистры 1 и 3, а блок 5 управления и регистры 6 и 9 и блок 7приводятся в исходное состояние(триггеры 20-22, счетчики 26-28, мар керный регистр 6 сбрасываются в "0", исходным состоянием маркерного регистра 9 является "1" н младшем разряде и О" н остальных, на всех выходах блока 5 управления, кроме второго, присутствует потенциал логического "0).Управляющий потенциал поступает на блок 2 коммутаторов, который подключает к входам слагаемых сумматора 4 выходы регистров 1 и 3, причем выход регистра 3 делителя инверсный. На вход переноса младшего разряда сумматора 4 также поступает "1", при этом на выходе сумматора 4 образуется код разности делимого и делителя, а выход переноса старшего разряда указывает на знак разности ( 1 - еслиделимое больше делителя, "О" - еслименьше), т.е. нычитание заменяется сложением с дополнительным кодом вычитаемого, Знак разности проверяется блоком 5 управления. Если делимое больше делителя, то на третьем выходе блока 5 управления устанавливается "1", поступагощая в блок 7 Формирования частного. Импульсом с первого выхода блока 5 управления равность с выхода сумматора 4 переписывается в регистр 1 делимого. Далее процесс повторяется до тех пор, пока разность на выходе сумматора положительна. Таким образом, в блок 7 формирования частного поступает столько импульсов, сколько раз делитель укладывае .ся н делимом, причем, поскольку накопление импульсон идет в дноично-десятичных счетчиках, к моменту,когда разность между остатком и делителем н первый раз станет отрицательной, в блоке 7 формирования частного имеется целая часть числа.При этом сигналы с первого выхода блока 7 формирования частного передаются на входы маркерного регистра 9, устанавливая последовательно его триггеры в 1. Таким образом, граница "1" и О в маркерном регист ре 9 перемещается по мере занятия счетчиков при подсчете целой части. Каг только н первый раз разность оказывается отрицательной, устройство переходит к вычислению дробнойчасти. При этом изменяется управляющий потенциал на третьем выходе блока 5 управления, блок 7 Формирования частного устанавливается в режим вы 3 1 числения дробной части и производится умножение остатка на десять. Коммутатор организован таким образом (фиг.3), что на первом выходе оказы- вается число 2 ч (ч - остаток), а на втором - число 8 ч, тогда на выхо де сумматора оказывается число 2 ч+ +Зч = 10 ч, т,е. остаток умножается на десять и записывается в регистр делимого. Далее сигнал блока 5 управ. ления разрешает работу блока О регистрации "0" и "1", который проверя ет состояние маркерного регистра 9, Эта операция необходима для того, чтобы выяснить, имеются ли еще свободные счетчики для продолжения деления. При наличии свободных счетчиков в блоке 7 формирования частного в старшем разряде маркерного регистра 9 находится "0". При этом с первого выхода первого блока 8 регистрации 0" и на вход блока 5 управления поступает сигнал, запрещающий дальнейшие операции с регистромделимо. го и сумматором 4. С выхода блока 5 управления начинают поступать импульсы на входы сдвигов маркерного регистра 9 и блока 7 Формирования частного, При этом в последнем информация пересылается из счетчика в счетчик.в направлении к старшему, синхронно перемещается граница "1" и "0" в маркерном регистре 9, причем на вход последовательного занесения информации регистра подан потенциал логического "0. Это перемещение идет под контролем первого блока 8 регистрации 0 и 1 до тех пор, по. ка в старшем разряде маркерного регистра 9 не окажется "1", указывающей, что результат вычисления целой части занял старшие счетчики блока 7 формирования частного, новая граница "0" и "1" в маркерном регистре 9 указывает на последний занятый счетчик в блоке 7 формирования частного и, следовательно, местоположение занятой; эта граница определяется блоком 11 элементов неравнозначности, сигналы с выхода которого могут быть использованы для указания запятой.При наличии в старшем разряде маркерного регистра 9 "1" стробирующей импульс блока 5 правления проходит на второй вход блока 8 регистрации 0 и 1, на первый вход которого поданы сигналы с выходов маркерного регистра 6. При наличии "0" во всех разрядах регистра 6 импульс с второ 233139 4 го блока 10 регистрации "0" и "1"поступает на вход параллельной записи регистра 6, и с выхода блока 11элементов неравнозначности в соответствующий триггер регистра 6 записывается " 1", которая используется дляуказания в блоке 7 формирования част.ного счетчика, в котором записанамладшая цифра целой части частного.Этот же импульс проверяет состояние 5 10старшего разряда маркерного регистра6: если в нем записана "1", значитвсе счетчики блока 7 формированиячастного уже заняты и на первом выходе блока регистрации "0" и "1" возникает импульс, поступающий в блок5 управления и прекращающий вычисления; если "0" - вычисления продолжаются. Блок 5 управления возвращаетблок 2 коммутаторов и сумматор 4 в 15 20 Формула изобретения 1. Устройство для деления двоичных чисел, содержащее регистр делимого, регистр делителя, сумматор, блок регистрации "0" и "1", блок формирования частного и блок управления,55 режим вычитания и снова проверяется знак разности между удесятеренным остатком и делителем. Если делимое больше, то подсчет импульсов ведется так же, как при вычислении целой части, но они накапливаются только в счетчике, указанном потенциалом с выхода маркерного регистра 6 (результат деления не может быть больше девяти, поэтому одного счетчика достаточно); если удесятеренное делимое меньше делителя, то счетный импульс в блок 7 формирования частного не проходит, а в маркерном регистре 6 единица сдвигается таким образом, что указывается следующий счетчик для подсчета сотых долей, и т.д. Состояние старшего разряда маркерного регистра 6 контролируется и появление в нем "1" указывает на занятость всех счетчиков блока 7 формирования частного, и сигнал с первого выхода второго блока 10 регистрации "0" и поступает в блок 5 управления и прекращает вычисления. В блоке 7 формирования частного таким образом оказывается результат деления в двоичнодесятичном коде, а сигнал с выхода блока 11 элементов неравнозначности указывает положение десятичной запя- .50 той.первый вход которого соединен.с "выходом переноса сумматора, выход суммы которого соединен с инФормационным входом регистра делимого, вход записи которого соединен с первым выходом блока управления, второй выход которого соединен с входом переноса сумматора, а третий выход - с первым входом блока формирования частного, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет получения результата непосредственно в двоично-десятичнбй системе счисления, в него введены 1 блок коммутаторов, выполненный в виде двух мультиплексоров, второй блок регистрации "О и 1 , два маркерных регистра и группа элементов неравнозначности выходы которых соединены с информационными входами первого маркерного регистра, вход сдвига которого соединен с управляющими входами первого и второго мультиплексоров блока коммутаторов и вторым выходом блока управления, четвертый выход которого соединен с вторым входом блока формирования частного и входом сдвига второго маркерного регистра, информационные входы которого соедиЗО иены с первым выходом блока формирования частного, третчй вход которого соединены с выходом первого маркерного регистра и информационными входами первого блока регистрации "О" и "1", стробирующий вход которого соединен с первым выходом второго блока регистрации "О" и "1", информационный вход которого соединен с выходом старшего разряда. второго маркер- ного регистра, разрядные выходы кото. рого соединены с соответствующими входами элементов неравнозначности ГРуппы, выход результата устройства соединен с вторым выходом блока фор 45 мирования частного, четвертый вход которого соединен с пятым выходом блока управления, шестой и седьмой выходы которого соединены соответственно со стробирующим входом и входом разрешения проверки маркерных ре-гистров второго блока регистрации "О" и "1" второй выход которого соединен с вторым входом блока управления, третий вход которого соединен с первым выходом первого блока реГистрации "О" и "1", второй выход которого соединен с входом записи первого маркерного регистра; инверсный выход регистра делителя соединен с первой группой информационных входов первого мультиплексора блока коммутаторов, вторая группа информационных входов которого соединена с выходом регистра делимого и первой и второй группами информационных входов второго мультиплексора блока коммутаторов, выходы первого и второго мультиплексоров которого соединены соответственно с входами первого и второго слагаемых сумматора, четвертый вход блока управления соединен с входом "Пуск" устройства.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок управления содержит распределитель импульсов, пять элементов И, два элемента НЕ и три триггера, причем первый вход блока управления соединен с входом первого элемента НЕ и первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И и выходом третьего элемента И, первый вход которого соединен с первым выходом распределителя импульсов, второй выход которого соединен с первым входом четвертого элемента. И, второй вход которого соединен с вторым входом третьего элемента И, вторым входом блока управления и входом второго элемента НЕ вы:сод которого соединен с первым входом пятого элемента И, выход которого соединен с четвертым выходом блока управления, третий выход которого соединен с выходом первого триг 13гера, вход установки вкоторого соединен с входами установки в "1" второго и третьего триггеров и выхо,дом второ;го элемента И, второй вход которого соединен с выходом первого элемента НЕ, выход первого элементаИ соединен с пятым выходом блока уптт равления и входом установки" в 0 третьего триггера, выход которого соединен с седьмьж выходом блока управления, первый выход которого соединен с выходом четвертого элемента И, второй вход которого соединен с вторым выходом распределителя сигналов,третий вьгход которого соединен с шес.тьщ выходом блока управления и входом установки в "О" второго триггера, выход которого соединен с вторымвыходом блока управления, третийвход которого соединен с входом уста.новки в 0 первого триггера и вхо 1233139дом сброса распределителя сигналов, четвертый выход которого соединен с вторым входом пятого элемента И, а счетный вход - с четвертым входом блока управления.3. Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок формирования частного содержит кольцевой сдвиговый регистр, три счетчика, три элемента И-ИЛИ и элемент НЕ, вход которого соединен с первым входом блока формирования частного и первыми входами элементов И-ИЛИ, вторые входы которых соединены с третьим входом блока формирования частного, второй вход которого соединен с третьим и четвертым входами первого элемента И-ИЛИ и третьими входами второго и третьего элементов И-ИЛИ, четвертые входы которых соединены с выходами переполнения первого.и второго счетчиков, выход элемента НЕ соединен с пятыми входами элементов И-ИЛИ, выходы которых соединены с синхровходами соответствующих счетчиков и первым входом блока формирования частного, второй вход которого соединен со счетным входом кольцевого сдвигового регистра, выход которого соединен со счетными входами соответствующих счетчиков, выходы первого счетчика соединены с информационными входами второго счетчика, выходы которого соединены с информационными входами третьего счетчика, выходы всех счетчиков соединены с вторым выходом блока формирования частного.4. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что второй блок регистрациМ "О" и "1" содержиттриггер, два элемента И и элемент НЕ,вход которого соединен с информационным входом второго блока регистрации"О" и "1" и первым входом первогоэлемента И, второй вход которого соединен с первым входом второго элемента И и стробирующим входом второ го блока регистрации "О" и "1", входразрешения проверки маркерных регистров которого соединен с вторым входом второго элемента И и третьим входом первого элемента И, вьиод которо го соединен с входом установки в "1"триггера и первым выходом второгоблока регистрации "О" и "1", второйвыход которого соединен с выходомтриггера, выход установки в "О" ко торого соединен с выходом второгоэлемента И, второй вход которого соединен с выходом элемента НЕ. 5, Устройство по п.1, о т л и - 25 ч а ю щ е е с я тем, что первыйблок регистрации "О" и "1" содержитэлемент ИЛИ-НЕ и два элемента И, причем информационные входы первого бло.ка регистрации "О" и "1" соединеныс входами элемента ИЛИ-НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым входом второгоэлемента И и стробирующим входомпервого блока регистрации "О" и "1",первый и второй выходы которого соединены соответственно с выходомвторого и первого элементов И, второй вход второго элемента И соединенс первым входом элемента ИЛИ-НЕ.1233139 Составитель Е,ЗахарченкоТехред Л.Олейник Корректор М,Демчи едактор И. Николай каз 2771/50 Тираж 67 по035 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная сударственного ам изобретений осква, Ж, Ра Подписиомитета СССРоткрытийушская наб., д, 4/5