Запоминающее устройство

ОП ИСАЙ ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскиаСоциалистическйаРеспублик(53) УДК 681,327. .6 ( 088,8) Опубликовано 23.11.80, бюллетень М 43 Дата опубликования описании 23.11.80,(72) Автор. изобретения И. М. Соколов(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО 3Изобретение относится к вычислитель- ной технике и может быть использованов цифровых вычислительных машинах для хранения информации.Известно запоминающее устройство, содержащее блок перекаочения адресов, . ф накопитель, разделенный на группы, кан- дая из которых может независимо от другой принимать.информацию об адресах Я,Наиболее близким:"техннчееким решенн. ем к предлагаемому является запоминаю ф щее устройство, содержащее основные группы элементов И, накопитель, к адресным входам которого подкасчены выходы первого девифратоа, а к первым выхо-И дам - первые входы элементов И первой основной группы, управлякзцие входы пер-, ваго дешифратора и регистра адреса под-, каочены к одним из выходов блока улрав.4 ленин, другие выходы которого соединены с вторыми выходами накопителя, третьи вйходы которого соединены с вторыми входами регистра адреса, первые входЫ которого являются входами запоминакаце-. 2го устройствавыходы. регистра адресаподкаочены к входам. первого и второгодещнфраторов, выходы элементов И основной группы явлйются выходами запоминакацего устройства, и информационные шины 2 ээвестное устройс 1 во позволяет формировать слова переменной длины только навыходе эапоминакацего устройства, в топрайя как в ряде устройств необходимообеспечить воэможность работы со словамв нерейеиной длины, ноступакацими наийформационные вкоды, что является недостатком, ограничивающиМ область, егоисполыевания.,Бель изобретения - расширение области применения эа счет обеспечения воэможности работы;устройства со словамипеременной длины.Поставленная цель достигается тем,что в запоминакацее устройство, содержащее основные группы элементов И, накопитель, к адресным входам которого подключены выходы первого дешифратора, а3 781 97 4 4Звломина кдве устройство работает следующим обрвэом,Перед нвчвлом работы устанавливается режим работы "запись путем подачи разрешающего сигнала не шину 15 или режим работы "считывание путем подачи соответствующего разрешающего сигнала нв шину 16, Далее лри считывании информации иэ накопителя 1 выбирается слово разряднос-. тью равной разрядности одной группы в соответствиии с адресом, поступающим с первых выходов регистра 6. Это слово записывается в любой выходной буферный регистр 12 с последующим считыванием его после формирования всего слова через соответствующие элементы 2 И основной группы или передвется непосредственно через элементы 2 И основной группы в завершающем такте формированиязаданного формвтв слова. Послеаовательность подключения выходных буферных регистров 12 определяется кодом, формируемым на вторых выходах регистра 6 адреса, Код через дешифратор 9 и коммутатор 10 поступает в соответствующие цепи управления регистров 12 и элементов 2 И. Таким образом, разрядность выходного слова эапоминакзцего устройства определяется суммой разрядов всех элементов И основной группы и формируется на выходах 4 запоминающего устройства.- к первым выходам - первые входы элементов И первой основной группы, управляющие входы первого дешифратора и регистра адреса подключены к одним иэ выходов блока управления, другие выходыкоторого соединены с вторыми выхоааминакопителя, третьи выхоаы которого соединены с вторыми входами регистра адреса, первые вхоаы которого являются входами эапоминвкспего устройства, выходы 0регистра адреса подключены к входампервого и второго дешифраторов, выходыэлементов И основной группы являютсявыходами эапоминаквцего устройстве, иинформационные шины введены дополнительные группы элементов И, коммутаторрежима работы, входные и выходные буферные регистры, причем выходы элементов И дополнительных групп подключенык .информационным входам накопителя,входы элементов И дополнительных групп,кроме первой, подключены через входныебуферные регистры к одним из информационных шин, к другим информационным ши,нам подключены входы. элементов И первой дополнительной группы, входы выходных буферных регистров подключенй к"соответствующим входам элементов И первой основной группы, а выходы - к входам элементов И основной группы, кромепервой, одни из выходов коммутатора режиме работы соединены с упрввлякзцимивходами элементов И основной группы ивыходных буферных регистров, другие - супреилякжими входами элементов И аополиительных групп и входных буферныхрегистров, входы коммутатора режима ра-.боты подключены к выходам второго дешифратора,Нв чертеже представлена функциональная блок схеме звпоминаккцего устройства.Запоминающее устройство содержит на-,-юпитель 1, основную группу элементов2"-2И, первый дешифратор (дешифраторадреса) 3, выходы 4 элементов 2-2 И,являющиеся выходами устройства, блок 5управления, регистр 6 адреса, входы 7 регистре адреса, являкщиеся входами устройства, формирователь 8 адреса, образо-.ванный блоком 5 управления, регистром 506 адреса и дешифратором 3, второй дешифратор (дешифратор коммутации) 9, коммутатор 10 режима работы, входные буфер-ные регистры 11, выходные буферйые ре-гистры 12, дополнительную группу элементов 13 -13 И, входы элементов.13- (13 И являются информационными шинвмн.14,. шину 15 запись, шину 16 считывание."При записи информации в накопитель 1 цр адресу, поступающему с первых выходов регистра 6, во входные буферные ре;. гистры 11 записывается ( -1) групп входного слова, в йнформация первой группы, пройдя через элементы И дополнительной группы, записывается в накопитель 1 по адресу, сформированному нв его адресных шинах. Затем информационное слово, записанное в.(И -1) входных буферных регистрах 11, последовательно по группам переписывается в накопитель 1 по айресам, сформированным на первых выходах регистра 6 адреса. Последовательность подключения регистров 11 определяетсякодом, формируемым на вторых выходах регистра 6, который через дешифратор 9 и коммутатор 10 поступает в соответствующие цепи управления регистров 11 и элементов 13 И. Таким образом, разрядность входного слова звпоминвкзцегою устройства определяется суммой разрядов всех элементов И дополнительных групп. РвзряаЫ записываются в накопитель 1 в виде р -.слов, разрядность каждого иэ которых определяется разрядностью элементов И одной дополнительной группы.5 78197В запоминающем устройстве обеспечи-, вается воэможность работы со словами переменной длины, что доствгаетса за счет преобразования К -разрядного входного слова вбКП-разрядных слов (йколичество.групп во входной или выходной цепи устройства) и записи их в накопитель по и. адресам, что обеспечивается благодара введению входных буферных регистров и дополнительных групп элемен- Е тов И, управление последовательностью подключения которых осуществляется коммутатором режима работы; формированиа взп М / ) разрядных слов, записанных в накопитель, одного 3 -разрядного слова И ( на выходе запоминающего устройства, что обеспечивается благодара введению выходных буферных регистров и рада новых связей, управление последовательностью подключения выходных буферных щ регистрбв и элементов И основной группы осушествляется коммутатором режима работй. 23формула изобретениа Запоминакзцее устройство; содержащее основные группы элементов И, накопитель, к адресным входам которого подключены Зе выходы первого дещифратора, а к первым выходам - первые входы элементов И нервой основной группы, управлякзцве входы первого дещифратора в регистра адреса подключены к одним из выходов блока уп-з равления, другие выходы которого соединены с вторыми выходами накопителя,третьи выходы. которого соединены с вторыми входами регистра адреса, первый входы которого являются входамв запоминакщегощ 4 бустройства, выходы регистра адреса подключены к входам первого и второго дещифраторов, выходы элементов И основнойгруппы являются выходами эапомииакюдегоустройства и информационные шины, о тл и ч а юд е е с я тем, что, с цельюрасширения области применения эа счетобеспечения возможности работы устройства со словами переменной длины, в неговведены дополнительные группы элементовИ, коммутатор режима работы, входные ивыходные буферные регистры, причем выходы элементов И дополнительных группподключены к информационным входам накопителя, входы элементов И дополнительных групп, кров(е первой, подключены через входные буферные регистры к однимиэ информационных шин, к другим информационным шинам подключены входы эле-.ментов И первой дополнительной группы, .входы выходньпс буферных регистров под-"ключены к соответствующим входам элементов И первой основной группы, а выходык входам элементов И основной группы,кроме первой, одни, иэ выходов коммутатора режима работы соединены с управлякхцнми входами элементов И основнойгруппы.и выходных буферных регвстров,Вругве - с управлаюшими входами элементов И дополнительных групп и ъходныхбуферныХ регистров, входы коммутаторарежима работы подключены квыходам второго дешифратора.Источники информации,принатые во внимание при экспертизе1. Патент Японии И 47-26218,кл. 97(7) С 02, кл. 87(7)ЗО, 15.07.72.2. Авторское свидетельство СССРЖ 490178, кл, Я 11 С 11/0021,12.73 (прототип)./63 . Тираж 66,2, Подвисное ВНИИПИ Государственно о комитета СССР по делам изобретений и открытий 13038, Москва, Ж, Рвушская иаб., д. 4/5