Логическое запоминающее устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ кй1 ц 790017 Союз СоветскихСоциалистическихРеспублик(53) УДК 681.327 (088.8) по делам изобретений и открытий(72) Авторы изобретения Всесоюзный научно-исследовательский и конструкторский институт научного приборостроения(54) ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к запоминающим устройствам.Известно устройство, содержащее накопитель, выполненный на интегральных числовых ферритовых линейках, прошитых шинами опроса записи и запрета, формирователи опроса, записи и запрета, входы которых соединены с соответствующими выходами адресных вентилей, а выходы - соответственно с шинами опроса, записи и запрета, входы адресных вентилей соединены с соответствующими выходами регистров адреса и числа, выходные вентили и усилители считывания, а также содержащее схемы ИЛИ, входы которых подключены к соответствуюшим выходам регистра адреса, а выходы - через выходные вентили - к выходам соответствующих усилителей считывания 11.Недостатком этого устройства является сравнительно низкое быстродействие.Наиболее близким по технической сущности к предлагаемому является логическое запоминающее устройство, которое содержит накопитель на интегральных числовых ферритовых линейках, прошитых адресными шинами опроса и записи и разрядными об 2мотками считывания и запрета, блоки усилителей воспроизведения, входы которых соединены с соответствуюшими разрядными обмотками считывания, а выходы - с блоком вентилей сдвига, блоки выборки адресов, подключенные к соответствующим адрес ным шинам опроса и записи, формирователи разрядного тока запрета первых и вторых операндов, соединенные соответствующими обмотками запрета в каждом разряде, разрядные элементы И, входы которых соеди- О иены с соответствуюшими выходами разрядного регистра и блока синхроиизации, а выходы с разрядными элементами ИЛИ, узел анализа знака, подключенный к разрядному регистру, и узел анализа переполнения, соединенный с блоком вентилей сдвига, также содержит генераторы тока первого и второго операндов, подключенные к со.ответствующим обмоткам запрета каждого операнда, а обмотки считывания первых и вторых операндов включены в каждом разряде встречно. Это устройство имеет достаточно высокое быстродействие 2).Недостатки этого устройства заключаются в его сложности и больших аппаратурных затратах.79001 Цель изобретения - упрощение устройства при сохранении достаточно высокого быстродействия. Поставленная цель достигается тем, что в логическое запоминающее устройство, содержащее накопитель, элементы И, блок местного управления, формирователь сигналов переполнения, регистр разрядов и блок управления, причем первые входы элементов И соединены с входными информационными шинами устройства и выходами накопителя, вторые входы - с первым выходом блока управления и первым входом блока местного управления, второй и третий входы которого подключены соответственно к первому входу блока управления и к первому выходу элементов И и одному из входов 5 1 О 15 При этом блок местного управления целесообразно выполнить содержащим триггер и три элемента И, причем выход первого элемента И подключен к первым входам второго и третьего элементов И, вторые входы которых соединены с соответствую- Шими выходами триггера, первые входы первого элемента И и триггера подключены к первому входу блока местного управления, а вторые входы первого элемента И и триггера и выходы второго и третьего элементов И соединены соответственно со вторым и третьим входами и выходами бло.- ка местного управления,На фиг. 1 изображена принципиальная схема предлагаемого устройства; на фиг. 2 -45 50 55 регистра разрядов, вторые выходы элементов И соединены с входами первой группы регистра разрядов, входы второй группы которого подключены к второму выходу блока управления и первому входу формито рователя сигналов переполнения, выход которого соединен со вторым входом блока управления, введены схема сравнения и два счетчика, причем накопитель выполнен на регистрах сдвига, первые входы которых подключены к соответствующим выходам регист- д ра разрядов, вторые входы соединены с вторым выходом блока управления, а выходы подключены к выходам накопителя, первый вход первого счетчика подключен к первому выходу блока управления, второй вход - к третьему входу блока управления и перзо вому выходу схемы сравнения, второй выход которой соединен со вторым входом блока местного управления, а первый и второй входы подключены соответственно к третьим выходам элементов И и выходам первого счетчика, выходы блока местного управления соединены с суммирующим и вычитающим входами второго счетчика, другой вход которого подключен ко второму выходу блока управления, один из выходов второго счетчика соединен со вторым входом фор мирователя сигналов переполнения, а другие выходы - соответственно со входами первой группы регистра разрядов. 7принципиальная схема блока местного управления,Устройство содержит элементы И 1, имеющие первые 2 и вторые 3 входы, схему 4 сравнения, имеющую входы 5, первый счетчик 6, имеющий входы 7.1 и 7.2 и выходы 8, второй счетчик 9, являющийся реверсивным счетчиком, блок 10 местного управления, имеющий первый 11, второй 12 и третий 13 входы, формирователь 14 сигналов переполнения, имеющий входы 15.1 и 15.2, регистр 16 разрядов, имеющий вход 17, входы первой 18,1 и второй 18.2 групп, накопитель 19, выполненный на регистрах 19,1 - 19.п сдвига, имеющих входы 20 и 21, блок 22 управления, имеющий входы 23 - 25 и выходы 26 и 27, и информационные шины 28, суммирующий и вычитающий входы 29 второго счетчика 9. Первые входы 2 элементов И 1 соединены со входными информационными шинами 28 устройства и выходами накопителя 19, вторые входы 3 - с первым выходом 26 блока 22 управления и первым входом 11 блока 10 местного управления. Второй 12 и третий 13 входы блока 10 местного управления подключены соответственно к первому входу 24 блока 22 управления и к первому выходу элементов И 1 и одному из входов 17 регистра 16 разрядов. Вторые выходы элементов И 1 соединены со входами первой группы 18.1 регистра 16, входы второй группы 18,2 которого подключены ко второму выходу 27 блока 22 управления и первому входу 15.1 формирователя 14 сигналов переполнения, выход которой соединен со вторым входом 25 блока 22 управления,Первые входы 20 регистров 19.1 - 19.2 сдвига подключены к соответствующим выходам регистра разрядов, вторые входы 21 соединены со вторым выходом 27 блока 22 управления, а выходы подключены к выходам накопителя 19, Первый вход 7.1 первого счетчика 6 подключен к первому выходу 26 блока 22 управления, второй вход 7.2 - к третьему входу 23 блока 22 управления и первому выходу схемы 4 сравнения, второй выход которой соединен со вторым входом 12 блока 10 местного управления, а первый и второй входы 5 подключены соответственно к третьим выходам элементов И 1 и выходам 8 первого счетчика 6. Выходы блока 10 местного управления соединены с суммирующими и вычитающим входами 29 второго счетчика 9, другой вход которого подключен ко второму выходу 27 блока 22 управления. Один из выходов второго счетчика 9 соединен со вторым входом 15.2 формирователя 14 сигналов переполнения, а другие выходы - соответственно со входами первой группы 18.1 регистра 16 разрядов. Блок 10 местного управления (фиг. 2) содержит триггер 30, первый 31, второй 32 и третий 33элементы И. Выход первого элемента И 31 подключен к первым входам второго 32 и третьего 33 элементов И, вторые входы которых соединены с соответствующими выходами триггера 30, Первые входы первого элемента И 31 и триггера 30 подключены к первому входу 11 блока 10 местного управления. Вторые входы первого элемента И 31 триггера 30 и выходы второго 32 и третьего 33 элементов И соединены соответственно со вторым 12 и третьим 13 входами и выходами блока 10 местного управления.Устройство работает следующим образом.Перед началом работы блок 22 управления (фиг. 1) вырабатывает команду Начальная установка, по которой устанавливаются в исходное состояние регистр 16 разрядов, регистры 19,1 - 19.п сдвига накопителя 19, счетчики 6 и 9. блок 10 местного управления и формирователь 14 сигналов переполнения, Счетчик 6 является кодирующим, а счетчик 9 - счетчиком результата. Предлагаемое устройство работает в двух режимах: режиме хранения информации; режиме обработки информации. В режиме хранения информации устройство реализует два подрежима: запись информации и считывание информации.Запись информации, поступающей через входные информационные шины 28, на многоканальный вход 2 элементов И 1, осуществляется через выходы элементов И 1, регистр 16 разрядов и через входы 20 в первые разряды регистров 19.1 - 19.п сдвига накопителя 19. Затем на входы 21 регистров 19.1 - 19.п сдвига накопителя 19 поступает сигнл от блока 22 управления, по которому происходит сдвиг информации из первых разрядов регистров 19.1 - 19.п сдвига во вторые разряды. После этого через входные информационные шины 28, элементы И 1 и регистр 16 разрядов информации записывается в первые разряды регистров 19.1 - 19.п сдвига накопителя 19 и производится следуюший сдвиг информации на один разряд и т, д,При считывании информации по сигналам сдвига блока 22 управления информация с выходов регистров 19.1 - 19.п сдвига выдается через выходы накопителя 19 во внешние устройства, а через входы 2 элементов И 1 и регистр 16 разрядов поступает для регенерации в регистры 19.1 - 19.п сдвига накопителя 19,В режиме обработки информации устройство реализует два подрежима: сложение и вычитание входной информации и сложение и вычитание выходной информации.Эти два подрежима отличаются друг от друга только тем, что в первом подрежиме информация поступает на элементы И 1 через входные информационные шины 28, а 5 о и гю п зв зз аю 45 юо 53 во втором подрежиме - с выходов накопителя 19. Поэтому рассмотрим в качестве примера первый подрежим.Необходимым условием точного сложения или вычитания информации в логическом запоминаюшем устройстве является равенство разрядов (без учета знака) счетчика 6 и элементов И 1 количеству регистров 19,1 - 19.п сдвига накопителя 19.Информация через входные информационные шины 28 поступает вход 2 элементов И 1, на другой вход 3 которого поступает управляющий сигнал с выхода 26 блока 22 управления. Этот сигнал разрешает прохождение информации на многоканальный вход 5 схемы 4 сравнения и вход 13 блока 9 местного управления и запрещает ее прохождение на входы 18.1 регистра 16 разрядов и входы 20 регистров 19.1 - 19,п сдвига. Пусть первый счетчик 6 (кодирующий) и код числа, поступающий на многоканальный вход 5 схемы 4 сравнения, имеют п двоичных разрядов. Тогда с многоканального выхода 8 счетчика 6 (кодирующего), имеющего 2 состояний и управляемого по входу 7.1 блоком 22 управления, поступает информация, допустим х, в схему 4 сравнения, на другие входы 5 которой с выходов элементов И 1 поступает код числа, допустим, А. Если содержимое счетчика 6 (х) меньше кода числа (А), то на одном из выходов схемы 4 сравнения появляются сигналы, которые поступают на входы 12 и 24 соответственно блока 10 местного управления и блока 22 управления. С выхода блока 1 О местного управления в зависимости от того или иного знака, поступающего на шины 28, сигналы поступают на суммирующий или вычитающий входы 29 счетчика 9. При поступлении положительного числа, соответствующего сигналу 1 на входе 13 блока 1 О местного управления, триггер 30 (фиг. 2) устанавливается в состояние 1 и создает положительный потенциал, соответствующий состоянию 1, на входе элемента И 32. Сигнал с выхода схемы 4 сравнения (фиг. 1) через вход 12 блока 10 местного управления поступает на один вход элемента И 31 (фиг. 2), на другой вход которого с блока 22 управления через многоканальный вход 11 блока 10 местного управления одновременно подается управляюший сигнал. На выходе элемента И 31 появляется сигнал, который поступает на первые входы элементов И 32 и 33. На втором входе элемента И 32 устанавливается положительный потенциал, а на входе элемента И 33 в отрицательн потенциал. В результате этого на выходе элемента И 32 появляется сигнал, который поступает на суммирующий вход 29 счетчика 9 (фиг. 1).При отрицательном числе сигнал на вход 13 блока 10 местного управления не поступает и триггер 30 (фиг. 2) остается9001 4 50 Формула изобретения 7в нулевом состоянии. Поэтому на входе элемента И 32 создается отрицательный потенциал. При поступлении сигнала с выхода схемы 4 сравнения (фиг. 1) через вход 12 блока 10 местного управления и в соответствии с вышеизложенным, на выходе элемента И 33 появляется сигнал, который поступает на вычитающий вход 29 счетчика 9, Сравнение продолжается до тех пор, пока содержимое счетчика 6 (кодирующего) не станет равно коду числа А. Тогда на первом выходе схемы 4 сравнения вырабатывается сигнал, который переходит на вход 23 блока 22 управления и вход 7.1 счетчика 6. В результате этого счетчик 6 сбрасывается в нулевое состояние, Сигналом окончания кодирования является появление в счетчике 6 числа х; ). Таким образом, на выходе схемы 4 сравнения и на суммирующем и вычитающем входах 29 счетчика 9 (результата) за время кодирования появляется ровно А единиц (А - целое число). Если А дробное, то на вход 5 схемы 4 сравнения подается его мантисса как целое число, а на выходе схемы 4 сравнения за время кодирования появляется ровно А 2 единиц. Следующее число, поступающее на входные информационные шины 28, обрабатывается аналогичным образом, и в зависимости от его знака, сигналы подаются на суммирующий или вычитающий входы 29 счетчика 9. В результате этого к содержимому счетчику 9 (результата) за время кодирования прибавляется или вычитание следующий код числа и т.д.После обработки требуемого массива. чисел, результат поступает с многоканального выхода счетчика 9 на входы 18.1 регистра 16 разрядов. Затем по сигналам управления, поступающим на вход 18.2 регистра 16 разрядов, информация записывает ся в первые разряды регистров 19.1 - 19.п сдвига накопителя 19, После сигнала от блока 22 управления, поступающего на входы 21 регистров 19.1 - 19.п сдвига накопителя 19 происходит сдвиг информации в следующий разряд регистров 19.1 - 19.п. сдвига, Далее обрабатывается следующий массив информации и т.д. Технико-экономическое преимущество предлагаемого устройства заключается в том, что оно значительно проще известного при сохранении достаточно высокого быстродействия, что позволяет создать дешевые серийные логические запоминающие устройства для хранения и обработки дискретной информации на основе интегральной технологии. 1. Логическое запоминающее устройство,содержащее накопитель, элементы И, блок э 1 Ю 1 э 20 2 Э эо ээ 4 Ю 78местного управления, формирователь сигналов переполнения, регистр разрядов и блок управления, причем первые входы элементов И соединены с входными информационными шинами устройства и выходами накопителя, вторые входы - с первым выходом блока управления и первым входом блока местного управления, второй и третий входы которого подключены соответственно к первому входу блока управления и к первому выходу элементов И и одному из входов регистра разрядов, вторые выходы элементов И соединены со входами первой группы регистра разрядов, входы второй группы которого подключены к второму выходу блока управления и первому входу формирователя сигналов переполнения, выход которого соединен со вторым входом блока управления, отличающееся тем, что, с целью упрощения устройства, оно содержит схему сравнения и два счетчика, причем накопитель выполнен на регистрах сдвига, первые входы которых подключены к соответствующим выходам регистра разрядов, вторые входы соединены с вторым выходом блока управления, а выходы подключены к выходам накопителя, первый вход первого счетчика подключен к первому выходу блока управления, второй вход - к третьему входу блока управления и первому выходу схемы сравнения, второй выход которой соединен со вторым входом блока местного управления, а первый и второй входы подключены соответственно к третьим выходам элементов И и выходам первого счетчика, выходы блока местного управления соединены с суммирующим и вычитающим входами второго счетчика, другой вход которого подключен к второму выходу блока управления, один из выходов второго счетчика соединен с вторым входом формирователя сигналов переполнения, а другие выходы - соответственно с входами первой группы регистра разрядов.2. Устройство по п. 1, отличающееся тем, что блок местного управления выполнен содержащим триггер и три элемента И, причем выход первого элемента И подключен к первым входам второго и третьего элементов И, вторые входы которых соединены с соответствующими выходами триггера, первые входы первого элемента И и триггера подключены к первому входу блока местного управления, а вторые входы первого элемента И и триггера и выходы второгои третьего элементов И соединены соответственно со вторым и третьим входами и выходами блока местного управления.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР470861, кл. б 11 С 15/00, 1974.2. Авторское свидетельство СССР507899, кл. 6 11 С 11/Ор, 1974 (прототип).Составитель Т. Зайцехред А. Бойкасираж 662 Редактор Л. КевиЗаказ 9045/51 ВНИИПИ Государственного комитетапо делам изобретений и открь 113035, Москва, Ж - 35, Раушская на лиал ППП Патент, г. Ужгород, ул. еваКорректор Н.ШПодписноеСССРтийб., д. 4/5Проектная, 4 дкая