Логическое запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Союз Сфветскнк Соцналнстнческнк Реслублнк(51) М. Кл.) 0 11 С 15/00 с присоединением заявим Но Государственный комитет СССР по аелан изобретений н открытий.66 (088. 8). Дата опубликования описания 300181.,72) Авторыизобретения Л.Г. Теницкий, В,Ф. Нестерук и В.И, Потапов" ; 1."-,(71) Заявитель Омский политехнический институт(54) ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть исполь" зовано при построении устройств хранения дискретной информации.По основному авт.св. 9 490183 известно логическое запоминающее устройство (ЛЗУ), содержащее регистр признаков обращения, числовые линейки, разрядные шины записи, считывания и чтения, линейные шины записи . и считывания которых подключены соответственно через разрядные элементы ИЛИ и разрядные элементы И к выходам регистра слова, через усилители чтения - к входам регистра регенерации и через адресные формирователи записи и считывания - к выходам адресных элементов И, управляющие входы которых соединены через управляющие элементы ИЛИ с шинами управления, подключенными к управляющим входам разрядных элементов И, и вспомогательных разрядных элементов И, функциональные входы которых соединены с выходами регистра регенерации, выходы подключены к разрядным элементам ИЛИ, шину опроса, линейные элементы "Запрет" по числу разрядов устройства, выходной элемент ИЛИ, входы которого подключены к ыходам усилителей чтения, а выход - к функциональному входу элемента И, управляющий вход которого соединен с шиной опроса, функциональные входы1-х (1=1 и) линейного и разрядногоэлементов "Запрет" и (и+1) - го, (и+(и+2)-го линейных элементов "Запрет"соединены с соответствующими разрядной и линейной шинами управления, выход каждого линейного элемента "Запрет" подключен к выходам двух адресных элементов И соответствующей числовой линейки, выход каждого разрядного элемента "Запрет" соединен совходом соответствующего разрядноголемента ИЛИ ( 1.Недостатком этого ЛЗУ является егонизкое быстродействие,Цель изобретения - повышение быстродействия ЛЗУ,Поставленная цель достигается тем,что предлагаемое устройство содержитдэухвходовые переключатели по числуразрядов регистра регенерации, пер 801101вые входы которых соединены с шиной управления,. вторые входы и выходы подключены соответственно к выходу соответствующего разряда регистра реге,нерации и к дополнительному запрещающему входу разрядных элементов5 "Запрет".На чертеже изображена структурная схема ЛЗУ.ЛЗУ содержит накопитель 1, состоящий из числовых линеек 2 на тороидальных сердечниках 3 с прямоугольной петлей гистерезиса, имеющих разрядные шины записи 4, считывания 5 и чтения б и линейные шины записи 7 и считывания 8Каждая из разрядных шин записи 4 15 и считывания 5 и каждая из линейных шин записи 7 и считывания 8 подключены к выходам соответствующих разрядных формирователей записи 9 и считывания 10 и адресных формировате О лей записи 11 и считыв-ния 12, Вход каждого адресного Формирователя записи и считывания связан с выходом адресного элемента И 13 или 14, управляющие входы которых подключены 2 соответственно к выходам управляющих элементов ИЛИ 15 и 16. Функциональные входы адресных элементов И 13 и 14 цепей записи и считывания каждой числовой линейки 2 соединены с выходом соответствующего линейного элемента "Запрет" 17. Функциональные входы 1-х(1=1,и) линейного и разрядного элементов "Запрет" 17 и 18 подключены к выходу 1"го разряда регистра 19 признаков обращения, а их управляющие входы соединены соответственно с линейной 20 и разрядной 21 шинами управления.Функциональные входы (и +1)-го и (и+2)-го линейных элементов "Зап О рет" 17 подключены соответственно к выходам (и+1)-го и (и+2)-го разрядов регистра 19 признаков обращения, а их управляющие входы соединены с линейной шиной 22 управления.У 1 авляющие входы разрядных элементов И 23-26 подсоединены к управляющим шинам 27-30. Функциональныевходы 1-х разрядных элементов И 23,25 и 24, 26 связаны соответственнос инверсными и пряьым выходами 1-горазряда регистра 31 слова. Выходы1-х разрядных элементов И 23 и 24,разрядных элементов "Запрет" 18 ивспомогательных разрядных элементов И 32 подключены к входам разрядных элементов ИЛИ 33, а выходы 1-хразрядных элементов И 25 и 26 и элементов И 34 соединены со входамиэлементов ИЛИ 35 1-й разрядной цепи.Выходы 1-х элементов,ИЛИ 33 и 35 доподключены соответственно к входамразрядных формирователей считывания10 и записи 9.Управляющие входы элементов И 32 соединены с шиной 36 управления, 65а элементов И 34 - с шиной 37 управления. Функциональные входы 1-х элементов И 32 и 34 подключены к выходу 1-го разряда регистра 38 регенерации, а вход этого регистра - к выходу 1-гс усилителя 39 чтения, подсоеди ненного к шине б чтения 1-й разрядной цепи. Управляющие входы усилителей чтения соединены с шиной 40 стробирования, а их выходы - с выходными шинами 41 логического запоминающего устройства и с входами выходного элемента ИЛИ 42, выход которого подключен к функциональному входу элемента И 43. Управляющий вход элемента И 43 соединен с шиной 44.сброса, входы управляющих элементов ИЛИ 15 и 16- соответственно с шинами 29,30,37 и 27, 28, 36 управления.Регистры 19 и 31 имеют шины 45 и 46 сдвига, регистр 38 регенерации- шину 47 сброса, 1-е, (и+1)-й и (и+ +2)-й разряды регистра 19 - входные шины 48 и 49, регистр 31 слова - входные шины 50. Первые входы двухвходовых переключателей 51 соединены с шиной управления 52, а второй вход и выход каждого 1-го (1-7; и) переключателя подключены соответственно к выходам 1-го разряда регистра 38 регенерации и к дополнительному запрещающему входу разрядных элементов "Запрет" 18.Обозначим значение -го разряда двоичного кода, хранящегося в числовой линейке У, значение сигнала в 1-й разрядкой цепи - Х.Результат логической операции 1(Х,; у ) который остается в числовой линейке, Р 1 , результат логической операции10(ха у ), который образуется на1 11-ой разрядной шине б чтения, ;.Логические операции, выполняемые в логическом запоминающем устройстве, приведены в таблице.Работает устройство следующим образом.До начала работы в каждую 1-ю числовую линейку накопителя 1 записывартся двоичный код приоритета А; =2 - 1, а в (и +1)-ой, (и+2) числовых линейках хранится код приоритета А, а на регистре регенерации запйсан код приоритета А1-го значащего разряда двоичного числа В;В первом такте по входным шинам 48 в регистр признаков обращения поступает код двоичного числа ВВо втором такте на шины управления 20, 22, 28, 52, стробирования 40 и опроса 44 подаются единичные сигнаПри этом 1-е, (и+1)-й, (и+2)-й линейные элементы "Запрет" закрыты. Часть из разрядных элементов "Запрет" 18, каждый элемент которой соответствует единичным разрядам кода приоритета А;, хранящегося на регистре 38801101 Разрядныйсигналвозбуждения Возбужденная шина управ- ления Значения аргументов и функций Возбужденные адресные и разрядные Формиро- ватели Выполняемая операция10 и 12 28 0 0 0 1 Р,=Х;ЛУ 0 1 О О Я;=У ьХ; Х. =110 и 12 27 П р и м е ч а н и е, Символами Л, - У, 1,У, Лобозначены соответственно операции запрета, импликации, стрелка Пирса, диэъюнкция и конъюнкция. регенерации, закрыты. Оставшаяся часть элементов "Запрет" 18 находится в проводящем состоянии.Е,"нниные сигналы с выходов 1-х(1 сЮв) разрядов .регистра признаков обращения через соответству ющие, не закрытые сигналами с переключателей 51, разрядные элементы "Запрет" 18 и связанные с ними элементы ИЛИ 33 возбуждают 1-е разрядные формирователи 10 считывания. На шинах б чтения появляется двоичный код, соответствующий результату операции В. ЬА , который подаетсяК ..ъна входй усилителей 39 чтения. Выходные сигналы усилителей чтения поступают на входы элемента ИЛИ 42, сигнал 15 с его выхода - на функциональный вход выходного элемента И 43, на выходе которого формируется значение величины У.Управляющие работой логического 2 О запоминающего устройства в третьем такте организуется в зависимости от значения величины У.Если У=О, то в третьем такте производится сброс в "0" содержимого регистра 19 и логическое запоминающее устройство переходит в исходное состояние.Если же величина У, сформированная во втором такте, равна "единице", то в третьем такте Формируется признак А к-го разряда числа В , для Кчего на линейные шины 22, 2 управления и на шину 40 стробирования подаются единичные сигналы, а на остальные шины управления - нулевые сигналы, В результате единичные сигналы с выходов 1=х(=сп) разрядов регистра признаков обращения через 1-е (1=,и) линейные элементы Запрет 17 и адресные элементы И 14 поступают на входы соответствующих 1-х(1=Ми) адресных формирователей 12 считывания,. а единичные сигналы с инверсных выходов разрядов регистра слова через открытые элементы И 23 и элементы ИЛИ 33 проходят на входы разрядных формирователей 10 считывания.В 1=:х(1=К,Си) числовых линейках выпсдняются операции Р = ОЬУ, и ( =У;дО, а на разрядных шинах б чтения образуется код числа А =О.А 1,.с ки который заносится с выходов усилй телей чтения в регистр 38 регенерации и поступает на выходные шины 41.В четвертом такте в первый разряд регистра слова и во все разряды регистра признаков обращения заносятся единицы. В каждом последующем (+4)-й (1=1,и) такте на шины 45 и 46 сдвига регистров 19 и 31 и на шину 30 управления подаются единичные сигналы. В результате в каждом (+4)-м такте в "е разряды с 1-й по (и+2)-ю числовых линеек записываются "единицы", в (и+4) такте в каждой 1-й ( ,и) числовой линейке Формируется код А = 2-1, а в (и+)-й и (и+2)-й числовых линейках 2 - код числа (2 -1) .В (и+5) такте производится сброс в "0" кода регистров 19, 31 и логическое запоминающее устройство переходит в исходное состояние.801101 Формула изобретения Эаказ 1 Г 440/70 Тираж б 56 Подписное ПИИ Филиал ППП "Патент ", г. Ужгород, ул, Проектная, 4 Логическое запоминающее устройство по авт.св. Р 490183, о т л и ч а,ю щ е е с я тем, что, с целью повьюдения быстродействия, .оно содержит двухвходовые переключатели по числу разрядов регистра регенерации, первые входы которых соединены.с шиной управления, а вторые входы и выходы подключены соответственно к выходусоответствующего разряда регистрарегенерации и к дополнительномузапрещающему входу разрядных элементов "Запрет".5 Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 490183, кл . 0 11 С 15/00, 15.02.74
СмотретьЗаявка
2739620, 22.03.1979
ОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ
ТЕНИЦКИЙ ЛЕОНИД ГРИГОРЬЕВИЧ, НЕСТЕРУК ВАЛЕРИЙ ФИЛИППОВИЧ, ПОТАПОВ ВИКТОР ИЛЬИЧ
МПК / Метки
МПК: G11C 15/00
Метки: запоминающее, логическое
Опубликовано: 30.01.1981
Код ссылки
<a href="https://patents.su/4-801101-logicheskoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Логическое запоминающее устройство</a>
Предыдущий патент: Многостабильный тактируемыйд-элемент
Следующий патент: Ячейка памяти для реверсивногорегистра сдвига
Случайный патент: Колесно-пальцевые грабли