Запоминающее устройство с замещениемдефектных ячеек

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социвпистических Республик(22) Заявлено 26. 01. 78 (21) 2573193/18-24с присоединением заявки Мо(23) ПриоритетОпубликовано 070281, Бюллетень Йо 5Дата опубликования описания 07. 02. 81 С 11 С 11/00 Государственный комитет СССР по делам изобретений и открытн й(72) Авторы изобретения осковский ордена Ленина а иациоим. Серго Орджоникидзе 71) Заявите 54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ЗАМЕ.ЦЕНИ ДЕФЕКТНЫХ ЯЧЕЕКластит бытьмашиая 2 т 1рядо Изобретение относится к обвычислительной техники и можеиспользовано в вычислительныхнах различного класса.Известны оперативные и постоянные запоминающие устройства (ЗУ) сзамещением дефектных ячеек Г 11 и 2 Д.Одно из известных ЗУ 1 реализовано в двух вариантах, В одномварианте приведена быстродействующсхема восстановления информации.Время восстановления в ней не зависит от количества дефектов и общегочисла разрядов в слове. Однако сложность таких схем возрастает с количеством дефектов не пропорционально,а по логарифмическому закону. Причемс возникновением новых дефектов впроцессе анормального функционирования в блоках памяти информация не может быть восстановлена в связи стем, что структурная схема блока восстановления разрабатывается под конкретные известные дефекты и не может быть применена для другой вновьвозникшей конфигурации отказов. По"этоМу такие схемы применимы толькона стадии разработки устройств с дефектными ячейками и неприменимы в ценадежных ЗУ,В другом варианте ЗУ разработанамедленно действующая схема восстановления информации при относительноминимальной сложности,Наиболее близким техническим решением к изобретению является ЗУ,содержащее блоки памяти, один из которых подключен к регистру отказов,другой через реверсивный регистрсдвига - к основным элементам ИЛИи блок управления, подключенный кгенератору импульсов и блоку индикации 21 .К недостаткам устройства относятся недостаточно высокая надежностьи медленное время восстановленияинформации вследствие использованияблоков линий задержек с задержкойв каждом разряде наЯ=иСгде и - номер разряда о до и;1и - общее число раз в вслове;(су - время оруого сдвига.Если и = 30, 1 сд = 0,05 мксек. товремя, необходимое для сдвига вправоили влево, равно 1,5 мксек. Естественно, что такая .задержка при приемеи выдаче информации может быть допу 80 3009стима только в ЗУ с малым быстродей-.ствием,Целью изобретения является повышение надежности и быстродействияустройства.Поставленная цель достигаетсятем, что ЗУ, содержащее блоки памяти,один из которых подключен к региструотказов, другой через реверсквный регистр сдвига - к основным элементам ИЛИ, блок управления, подключенный к генератору импульсов и блокуиндикации, введены дополнительныеэлементы ИЛИ и блоки приоритета,первые входы которых соединены ссоответствующими выходами блока управления, вторые - с входом блокаиндикации и одним из выходов регистра отказов, а третьи - с другими выходами регистра отказов, выходы блоков приоритета подключены к входамосновных и дополнительных элементовИЛИ. Выходы дополнительных элементов ИЛИ соединены с соответствующимвходом регистра отказов.На фиг. 1 дана структурная схема ЗУ;на фиг, 2 - подробная схемаЗУ на 4 разряда,ЗУ содержит блоки памяти 1,2, регистр отказов 3, блоки приоритета4,5, осуществляющие соответственноприоритетный сдвиг вправо для поразрядного сдвига прк записи к приоритетный сдвиг влево для поразрядногосдвига при считынанки, основные элементы 6,7 ИЛИ и дополнительный элемент 8 ИЛИ, блок индикации 9,реверсквный регистр сдвига (РРС) 10,блокуправления 11 и генератор 12 импульсов,ЗУ работает в режимах записи исчитывания информации,Режим записи информации. Вначале записываемое число фиксируется в РРС 10, по установленному адресу считывается код отказов иэ блока памяти 2 и заносится в регистр отказов 3, а в блоке памяти 1 соответ ствующая адресу числовая линейка обнуляется, Затем в соответствии с кодом отказов блок приоритета 4 осуществляет сдвиг информационного кода по исправным разрядам в РРС 10 с 0 помощью генератора 12. По окончании сдвига блок 5 выдает сигнал об окончании сдвига, и число заносится в блок памяти 1, Блок приоритета 4 работает так, что управляющие сигналЫ сдвига, следующие с генератора 12 черезблок управления, 11 поступают параллельно на все разряды блока 4, но сдвиг осущестнлятся в соответствии с приоритетом от старших разрядов к младшим, причем количество тактов 60 сдвига определяется числом дефектов.Режим считывания информации. По заданному адресу считываются информа ционный код из блока памяти 1 и код отказон из блока памяти 2. Код отка 65 зов поступает в регистр отказов иблок приоритета 5. В соотнетотвиис кодом отказов сдвигается информационный код влево по частям в зависимости от приоритетов отказов также как и в режиме записи, но с приоритетом от младших разрядов к старшим. При этом число тактов сдвигаравно числу дефектов. По окончаниипроцесса свертки блок индикации9 выдает сигнал об окончании свертки и число из РРС передается ноннешние блоки. Таким образом, какв процессе считывания, так и впроцессе записи число тактов сдвигастрого соответствует числу дефектов,что позволяет значительно повыситьбыстродействие ЗУ, В этом случаевремя задержки:; =С, й,где и;, - число дефектных разрядов.Ес%и и = 30, п -- 5, с 9- 0,05 мксек, то Г = 0,25 мксек,Отсюда видно, что при наличии 5дефектов н 30-разрядном словевыигрыш во времени увеличится в6 раз, При уменьшении дефектов этотвыигрыш будет увеличиваться, а пркувеличении - уменьшаться, Кроме того, возникновение дефектов в процессе функционирования приводит толькок увеличению задержкк восстановления, а наличие блока сигнализацииокончания сдвигов позволяет упорядочить поток приема-выдачи кнформацкк с дополнительным выкгрышем вовремени.Блоки приоритета состоят из вентклей 4 -4 , Число входов вентилейувеличивается вправо пропорционально месту, занимаемому каждым конкретным разрядом в числовой линейке.Так, третий вентиль 4 имеет 4входа, из которых 3 входа соответствуют месту (третий), а четвертыйуправляющий. Блок приоритетногосдвига влево состоит из вентилей5 -5" Число входов вентилей увеличивается влево и определяется так жекак в предыдущем случае. Блок индикации (сигнализации окончания сдвига)9 выполнен на многовходоном элементе И.При записи информации управляющаячастота через блок управления с генератора 12 поступает на вход шины"а", а при считывании - на вход "б",В режиме записи работает блок приоритетного сдвига вправо, а присчитывании - блок приоритетного сдвига влево.Допустим, что н режиме записипосл: выведения кода отказов из блокапамяти 2 триггеры 3 и 3 регистраотказов устанавлинаются в нулевоесостояние. Это свидетельствует о том,что первый и третий разряды информационного кода дефектны, Вентиль 4открывается, а вентили 4 и 4 закрываются сигналом с единичного выходтриггера 3 , Первый импульс, посту/пивший на шину "а" с генератора 12через блок управления проходит только через вентиль 4. В результате информационный код РРС сдвигается наодин разряд вправо, а триггер 3 устанавливается в единичное состояниечерез элемент 8 ИЛИ. Вентиль 4закрывается сигналом с нулевоговыхода триггера 3 , а вентиль 4"открывается единичными выходами триг 301 Игерови 3 и нулевым выходом триггера 3 регистра отказов. Второй импульс, поступивший на вход "а" с генератора, проходит только через венрптиль 4 . В результате часть информационного кода, начиная с третьегоразряда, сдвигается РРС вправо одинИразряд, а триггер 3 через элемент8 ИЛИ устанавливается в "единичное"состояние, Все вентили 4 -4" закрываются, а. следующий импульс, поступаяна шину "а"проходит только блокиндикации 9, так как на других входахэтого блока устанавливаются положительные потенциалы, поступающие с 25единичных плеч триггеров регистра отказов 3.Сигнал с выхода блока 9 проходитна вход блока управления и во внешниеблоки ЗУ. В результате импульсы сгенератора 12 на вход "а" не проходят,и число, рассредоточенное по исправным разрядам, записывается из РРСв блок памяти 1,В режиме считывания осуществляетсяобратный процесс свертки числа приналичии кода отказов в регистре отказов 3, В этом случае приоритет устанавливается от младших разрядов кстаршим. Разряды информационного кода сдвигаются по частям влево в за висимости от кода отказов так же, как и в режиме записи, причем управляющая частота с генератора 12 проходит через блок управления 11 на шину бФормула изобретенияЗапоминающее устройство с замещением дефектных ячеек, содержащее блоки памяти, один из которых под-. ключен к регистру отказов, другой через реверсивный регистр сдвига к основным элементам ИЛИ, блок управления, подключенный к генератору импульсов и блоку индикации, о т л ич а ю щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, оно содержит дополнительные элементы ИЛИ и блоки приоритета, первые входы которых соединены с соответствующими выходами блока управления, вторые - с входом блока индикации и одним из выходов регистра отказов, а третьи - с другими выходами регистра отказов,выходы блоков приоритета подключены к вх дам основных и дополнительных элементов ИЛИ, выходы дополнительных элементов ИЛИ соединены с соответствующим входом регистра отказов .Источники информации,принятые во внимание при экспертизе1. Надежная работа БИС - ЗУ с относительно большим числом дефектныхэлементов. И. Нбег 9, "Ее 1 сггопьс 6 е ВесЬеп апа 9 еп." 1969 Во 11,Р б 5 321-329.2. Р.вторское свидетельство СССРУ 515159, кл. 6 11 С 11/00, 15.01,758030091 ИИПИ Заказ 10631/ Тираж 656 Подписно Филиал ППП "Патент", г.Ужгород,ул.Проектная,4