Устройство для контроля памяти

(71) Заявитель РОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ 54) 2 го элемента И, выхо подклюа 1 является тосе ошибки известно держащее р адреса го подклю- ч кта, в частностите последнего ыходных ценен адресного тряются ошибки в рабо выхода дешифрато ичению времени в снижает надежность бретения - по выш е выяв о номе ра, что прив сстановления устройства ел роиства ние надежно о иия Изобретение относится к запоминающим устройствам.По основному авт, св. Ко 743039 устройство для контроля памяти, со последовательно соединенные регист и дещифратор адреса, выход которо чен к одному из входов накопителя, другие входы которого подключены к выходу регистра числа и первому выходу блока управления, второй и третий выходы которого соединены со входами регистра адреса и регистра36 числа, блок сравнения, входы которого подключены к выходам накопителя и регистра числа, счетчик, элементы И, триггер и регистр ошибок, выход и первый вход которого подклю 1 чеки соответственно ко входу и четвертому выходу блока управления, второй вход соединен с выходом одного из элементов И, вх ды которого подключены к одним из выходов счетчика и выходу триггера, первый вход которого соединен с пятым выходом блока управления и одним из входов счетчика, другие вход и выход счетчика подключены соответ. ственно к выходу блока сравнения и входам чен ко второму входу тригге Недостатком этого устройс что оно не позволяет выявитсти устроистваПоставленная цель достигается тем, что вустройство для контроля памяти введены дополнительные триггер и счетчик, выходыкоторого соединены с одними из входов регистра адреса, а первый и второй входы соот.ветственно с шестым выходом блока управлеи выходом дополнительного триггера,вход которого соединен с седьмым выходомблока управления.На чертеже представлена структурная схемаустройства для контроля памяти.Устройство содержит блок 1 управления, ре;гистр 2 адреса, дешифратор 3 адреса, накопиошибки вызваны не (или не только) неис.правностью -го входа дешифрагора, а неисправностью накопителя 4. Таким образом,при количестве ошибок, большем или меньшем 2 /2, сигнал на информационный входЩЯрегистра 11 ошибок не поступает, т.е. приэтом 1-ый вход дешифратора не считается не.исправным.После окончания процесса считывания при 10 проверке -го входа дешифратора 3 блок 1управления вырабатывает управляющий сигналпо которому происходит запись в регистр 11ошибок и установка в "нуль" счетчика 7и триггера 10. Затем блок 1 управленияфор.мирует число, необходимое для проверки( + 1)-го входа дешифратора 3, и процесспроверки продолжается аналогично описанному до последнего входа, Затем блок 1 управпения формирует сигнал считывания информации из регистра 1 ошибок, если ошибки име.ют место, то блок 1 управления формируетсигнал астапова; если ошибки отсутствуют,то проверка продолжается. При этом код адреса со счетчика 12 переписывается уже в стар.шие разряды регистра 2 адреса, а младшие за.полняются "нулями". В остальном работа устройства протекает аналогично описанному выше;.Проверка выходных адресных целей (второйрежим).Работа устройства во.втором режиме (про.верка правильности работы выходов дешифратора) в принципе аналогична работе в первомрежиме, но имеет три особенности. Перваяособенность состоит в том, что на регистр 2адреса подается не и/2.разрядный, а (и - 1)- разрядный код, а в п.ый разряд регистра 2адреса записывается "нуль". Вторая особенностьзаключается в том, что для проверки правиль.ности работы З.го выхода дешифратора 3 блок1 управления формирует число для записи в 40накопитель таким образом, что "нуль" запийсывается по адресам с номерами 1+ (п 1-1)2(п 1=1,2 2/2), по остальным номерам записываются "единицы". Обнаружениенеисправности выходных цепей дешифратора3 происходит аналогично обнаружению неисправности входных цепей. Это относится ко всемвыходам, кроме последнего, так как при просчете счетчика 12 в йрямом направлении последний выход дешифратора 3 не проверяется.50 Поэтому после окончания прямого просчетаблок 1 управления вырабатывает сигнал ре.верса, устанавливающий триггер 13 в состояние "единицы" (это третья особенность работы устройства в режиме проверки выходных 55 адресных цепей), Сигнал с триггера 13 пере.водит счетчик 12 в режим реверса, и начинает.ся обратный просчет адресов, Так как приэтом последний выход дешифратора становит. 3 926724тель 4, регистр 5 числа, блок 6 сравнения,счетчик 7, элементы И 8 и 9, триггер 10, регистр 11 ошибок, дополнительный счетчик 12,дополнительный триггер 13Выходы блока 1 управления с первого попятый соединены соответственно с входаминакопителя 4, регистра 2 адреса, регистра 5числа, регистра. 11 ошибок и триггера 10.Выходы счетчика 12 соединены с однимииэ входов регистра 2 адреса, а первый и вто.рой входы соответственно с шестым выходомблока 1 управления и выходом триггера 13,вход которого соединен с седьмым выходомблока 1 управления,Устройство работает в двух режимах.Проверка входных адресных цепей (первыйрежим) .Работа устройства начинается с установкив "нулевое" состояние регистров 2 и 5, счетчиков 7 и 12 и триггеров 10 и 13 (цепи установки в "нуль" условно не показаны). Затем блок 1 управления формирует режим запи.си информации в накопитель 4 и разрешаетформирование кодов адреса и числа. Код адре.са формируется счетчиком 12 и передается врегистр 2 адреса. Первоначальйо пересчет адресов организуется только в первой половинерегистра адреса, в другую половину записы.ваются "нули", Блок 1 управления формирует число, необходимое для проверки определенного входа дешифратора 3, и регистр 5 чис.ла записывает его в накопитель 4: при проверке 1-го входа дешифратора по каждомувыбираемому адресу в накопитель записывается число, соответствующее состоянию -гопЩразряда регистра адреса. Через 2 циклов записи (и - количество разрядов в регистре адреса) блок 1 управления формирует сигналсчитьвания, Считанная из накопителя 4 инфор,мация блоком 6 сравнения сравнивается с ранее записанной и при их несовпадении форми.рует сигнал ошибки, подаваемый на вход счетчика 7, Неисправность -го входа дешифратора3 адреса приводит к тому, что к половинезапоминающих элементов накопителя 4 обращение происходит дважды: сначала в них записывается "нуль", а затем (по тому же адресу)"единица", При сравнении считаюой и запивсанной информации получается 2 /2 ошибок,записанных в счетчике 7. Элемент И 9 фиксирует это состояние счетчика 7 и при наличииразрешающего сигнала с триггера 10 вырабатывает сигнал, подаваемый на информационный вход регистра 11,Триггер 10 дает разрешающий сигнал навход элемента И 9 при условии, что не срабатывает элемент И 8, фиксирующий состояниесчетчика 7, равное 2 д 72+1, Такое состояниесчетчика 7 может быть в том случае, если. Рошко екто Заказ 2991/4 Тираж б 24 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж - 35, Раушская иаб д. 4/5одписн ал ППП "Патент"., Г. Ужгород, ул. Проектная 5 926724 бся "первым", то.осуществляется и его про- тем, что, с целью повышения надежности уст верка. ройства, оно содержит дополнительные, триг.Предлагаемое устройство для контроля памя гер и счетчик, выходы которого соединены с ти позволяет обнаружить однократные и мио- одними из входов регистра адреса, а первый гократные ошибки в работе адресных цепей 5 и второй входы соответственно с шестым вы накопителя по всем их входам и выходам, ходом блока управления и выходом допоплокализнровать неисправности сточностью до нительного триггера, вход которого соединен входа нли выхода дешифратора н, благодаря с седьмым выходом блока управления.этому, значительно сократить время поискан устранения неисправности, 1 О Источники информации,формула изобретения принятые во внимание при экспертизе.Устройство для контроля памяти по 1, Авторское свидетельство СССР У 743039; авт, св, И.743039, о т л н ч а ю щ е е с я кл, 6 11 С 29/00, 1978 (прототип).