Полупроводниковый элемент памяти

ОЛ ИСАНИЕ )942150ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихреспубики(51) М. Кл. С 11 С 11/34 РВМАвратееееы кемнтет СССР ав девам изобретение в отерытвДата опубликования описания 07.07.82 И, КимарскиА. А. Орликов В, В, баринов Ю. И, Кузовле Д. Е, Ков й и И. В. 72) Авторы изобретения 1) Заявит осковскии институт электронно х(54) ПОЛУПРОВОДНИКОВЫЙ ЭЛЕМЕНТ ПАМ элемента заключа отношении полезно налу помехи, лизким технически длагаемому являет ТСЯ 20 Недостат в невысоком сигнала к сНаиболее шением к и и ре 1Изобретение относится к запомина ющим устройствам и может быть исполь зовано в полупроводниковых запоминающих устройствах большой информационной емкости.5Известен полупроводниковый элемент памяти, содержащий три шины выборки, в котором инжекторы транзисторов типар-И-соединены адресной шиной, базы транзисторов типа-и-подключены к эмиттерам противоположных переключающих (триггерных) транзисторов типа И и, эмиттеры переключающих транзисторов типа т 1-1 - И соединены с разрядными шинами с которых 5 производится считывание информации в виде разности токов или разности потенциалов 1. четырехтранзисторный полупроводниковый элемент памяти с инжекционным питанием, использующий три шины выборки и содержащий два транзистора И И типа, базы и коллекторы-которых соединены по трйггерной схеме, а эмиттеры подключены к адресной шине, и два транзистора 1 -и-типа, коллекторы которых соединены с коллекторами транзисторов ии типа, базы соединены между собой и подключены к адресной шине, а эмиттеры подключены к разрядным шинам, с которых производится считывание информации в виде разности токов или разности потенциалов 23.К недостаткам элемента следует отнести малый полезный сигнал ( разность потенциалов на разрядных шинах) равный 10-20 мВ в режиме считывания нформации, что обусловливает низкую помехозащищенность элемента памяти.Цель изобретения - увеличение выходного сигнала считывания и повы 94215шение помехозащищенности элемента памяти,Поставленная цель достигается тем,что в полупроводниковый элемент памяти, содержащиЙ два транзистора 5И -и типа, базы и коллекторы которых соединены по триггерной схеме, аэмиттеры подключены к адресной шине,два транзистора Р -И-типа, коллекторы которых соединены соответствен Оно с коллекторами .транзисторов и- - итипа, базы подключены соответственно к эмиттерам транзисторов И. -Итипа, а эмиттеры - к соответствующимразрядным шинам, введены два диода, 15аноды которых соединены с эмиттерами,а катоды - с коллекторами транзисторов ". -и-типа.На чертеже представлена принципиальная схема полупроводникового элемента памяти,Полупроводниковый элемент памятисодержит два транзистора 1 и 2 и итипа, базы и коллекторы которых соединены по триггерной схеме, а эмиттеры подключены к адресной шине 3,два-и- Р транзистора 4 и 51 -и - Ртипа, коллекторы которых соединены сколлекторами транзисторов 1 и 2, базы соединены между собой и подключены к адресной шине, а эмиттеры подключены к разрядным шинам 6 и 7, идва диода 8 и 9, аноды которых соединены с эмиттерами транзисторов 4 и5, а катоды - с коллекторами.35Элемент памяти работает следующим образом.В режиме считывания информации равные токи считываниявтекают из разрядных шин б и 7 в элемент па 40 мяти. Предположим, что элемент памяти находится в состоянии, когда транзистор 5 насыщен и коллекторным током насыщает транзистор 1, Тогда транзистор 2 работает в нормальном45 активном режиме, но ток через него практически отсутствует, так как напряжение на-И-переходе эмиттербаза этого транзистора равно напряжению между коллектором и эмиттером насыщенного транзистора 1. Транзистор 4 также работает в нормапьном активном режиме. Ток через диод 9 практически отсутствует, так как напряжение на диоде равно напряжению между коллектором и эмиттером насыщенного транзистора 5, таким образом практически весь ток считывания р 0 4из разрядной шины 7 протекает черезнасыщенный транзистор 5, а ток считывания из разрядной шины б распределяется между транзистором 4, работающим в нормальном активном режиме,и открытым диодом 8,Полезный сигнал считывания тембольше, чем большая частьтока считывания р протекает через открытыйдиод 8. Соответственно, если весьток разрядной шины протекает черезтранзистор 4 ( отсутствуют диоды 8 и9), то полезный сигнал считыванияминимален. Как показывает расчет иэкспериментальные данные при токесчитывания р = 130 мкА полезный сигнал считывания (разность потенциаловна разрядных шинах б и 7) в элементепамяти без шунтирующих диодов 8 и 9составляет 12 мВ. Введение шунтирую -щих диодов в элемент памяти позволяет увеличить полезный сигнал считывания до 49 мВ при токе считыванияр = 130 мкА и токе открытого диода= 88 мкА. Помехозащищенность элемента памяти при этом возрастает в 4раза,Режим хранения информации аналогичен режиму считывания, с тем лишь отличием, что токи хранения, втекающиеиз разрядных шин 6 и 7 в элемент памяти, гораздо меньше токов считывания(порядкамкА).В режиме записи информации черезодну из разрядных шин (например, черезшину 6) в элемент памяти втекает токзаписи равный току считывания, ток вдругой разрядной шине в данном случае в шине 7) отключается. При этомтранзистор 4 насыщается и коллекторным током переводит транзистор 2 изнормального активного режима в режимнасыщения. Транзисторы 1 и 5 выходятиз режима насыщения и переходят внормальный активный режим. Диод 8практически перестает проводить ток,а диод 9 открывается,Использование новых элементовдиодов, шунтирующих транзистор 1 м -Ртипа, выгодно отличает предлагаемыйэлемент памяти от прототипа, так какпозволяет увеличить полезный сигналсчитывания информации и повысить помехозащищенность элемента памяти.Формула изобретенияПолупроводниковый элемент памяти, содержащий два транзистора И -р -И тиСоставитель В, Рудакоедактор С. Юско Техред Т. Иаточка орректор И. Демч Тираж 622 ВНИИПИ Государственного к по делам изобретений и13035, Москва, Ж, Раушс аказ 4 одписноетета СССРкрытийнаб., д. илиал ППП "Патент", г, Ужгород, ул. Проектная 5 942150 6па, базы и коллекторы которых соеди- шения помехозащищенности элемента па;нены по триггерной схеме, а эмиттеры мяти, он содержит два диода, анодыподключены к адресной шине, два которых соединены с эмиттерами, а ка,транзистора -и- р типа, коллекторы тоды - с коллекторами транзисторовкоторых соединены соответственно с % Р-п-Р типа.коллекторами транзисторов и -р-и ти- Источники информации,па, базы подкпючены соответственно принятые во внимание при экспертизек эмиттерам транзисторов И - р-и типа, 1, Патент США й 4158237,а эмиттеры - к соответствующим раз- кл. 365/154, опублик. 1979.рядным шинам, о т л и ч а ю щ и й - 1 О 2. Патент франции в" 2345859,с я тем, что, с целью увеличения кл. Н 03 К 19/08, опублик. 1977выходного сигнала считывания и повы- (прототип).