Устройство для выборки элементов памяти в накопителе

О П И С А Н И Е (и 930385ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сфеэ СфветсникСоциалистически вреспублик,6(088,8) Дата опубликования описания 23.05, 82 Н, А. Подопригора, Э. П. Калошкин, Т. Я. Мамедов,Ю. И. Савотин и А, И. Сухопаров(54) УСТРОЙСТВО ДЛЯ ВЫБОРКИ ЭЛЕМЕНТОВ ПАИЯТИ В НАКОПИТЕЛЕ10 Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах.Известны устройства для управления элементами памяти динамического типа на биполярных транзисторах которые содержат и-р-и транзисторы и ,построены по ключевой схеме 113 и 23.Известные устройства имеют малую надежность.Наиболее блиэкин по технической .сущности является устройство, которое содержит один двухэмиттерный и два одноэмиттерных транзистора 31.Это устройство имеет низкую надежность, обусловленную тем, что в процессе Формирования сигнала выборки при считывании шина управления переключает большой ток, а амплитуда сигнала по шине выборки элементов памяти при считывании невелика.Цель изобретения - повышение надежности устройства для выборки эле- ментов памяти в накопителе Поставленная цель достигается тем, что в устройство для выборки элементов памяти в накопителе, содержащее двухэмиттерный и-р-и транзистор, база которого соединена с адресной ши. ной, первый эмиттер - с шиной выборки элементов памяти при записи, а второй эмиттер - с шиной выборки элементов памяти ири считывании,. и-р-и транзистор, коллектор которого соединен с вторым эмиттером двухэмиттерного и-р-и транзистора и через нагрузочный резистор с первой шиной питания, шину управления и вторую шину питания, введен р-и-р транзистор, база которого пОдключена к шине ,управления, коллектор - к базе и-р-и транзистора, а эмиттер - к адресной шине, причем коллектор двухэмиттерного и-р-и транзистора подключен к первой шине питания, а эмиттер и-р-и транзистора - к второй шине питания.На фиг. 1 изображена электричес" кая схема устройства для выборки элеФормула изобретения 3 930 ментов памяти в накопителе; на фиг.2- диаграмма работц устройства.Устройство содержит первую шину 1 питания, шину 2 управления двухэмиттерный п-р-и транзистор 3 с двумя эмиттерами 4 и 5, адресную шину 6, шину 7 выборки элементов памяти при записи, и-р-и транзистор 8, нагрузочный резистор 9, р-и"р транзистор 1 О, шину 11 выборки элементов памяти при считывании, вторую шину 12 питания, источник 13 питания.Устройство работает следующим об- разом.В режиме покоя ток выине б и напряжение на шине 2 равны нулю. Напряжение на шине 11 (Ци) равно напряжению шины 1 (О), а напряжение на щине 7 равно нулю, так как транзистор 3 закрыт. Поступление в шину 6 адресного тока приводит к включению транзисторов 10 и 8. Потенциал шины 11 понижается до величины, рав-. ной остаточному напряжению между коллектором и эмиттером.насыщенного транзистора 8, и происходит считывание информации из элементов памяти. Затем повышается потенциал шины 2, что вызывает отпирание транзистора 3, увеличение напряжения на шину 11 и 7 и проведение. записи в элементы памяти. Формирование временной диаграммы управления элементами памяти завершается выключением тока в шине6 и понижением напряжения на шине 2 (0), Потенциал шины 7 (О.) падает до нуля, а потенциал шины 11 остается равным напряжению шины 1.Предлагаемое устройство позволяет уменьшить по сравнению с известным ток нагрузки по шине управления,385. 4уменьшить значение напряжения логического нуля, т.е. увеличить амплитуду сигнала, по шине выборки элементов памяти при считывании, что повышает надежность устройства. 1 В Устройство для выборки элементовпамяти в накопителе, содержащее двухэмиттернцй и-р-и транзистор, базакоторого соединена с адресной шиной,первый эмиттер - с шиной выборки эле 15 ментов памяти при записи, а второйэмиттер - с шиной выборки элементовпамяти при считывании, и-р-и транзистор, коллектор которого соединенс вторым эмиттером двухэмиттерногои-р-и транзистора и через нагрузочный резистор с первой шиной питания, шину управления и вторую шинупитания, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности устройства, в него введен р-и-ртранзистор, база которого подключена к шине управления, коллектор - кбазе и-р-и транзистора, а эмиттерк адресной шине, причем коллектор1зв двухэмиттерного и-р-и транзистора подключен к первой шине питания, а эмиттер и-р-и транзистора - к второй шине питания.Источники информации,принятые во внимание при экспертизе351. Патент США Ю 3827034,кл. 340-173, опублик. 974.2, Патент франции Ю 2176709,кл, С 11 С 7/00, опублик. 1973. 40 3, 155 СС 01 иеэС оФ Тесип 1 са 1 Рарегэ, 1978, рр.154-155 (прототип),одп ССР о аказ 3482/69ВНИИПИ Гопо делам113035) Нос Оилиал ППП "Патент", г. Ужгород, ул. Проектна Составитель В. Костинедактор А. Козориэ ТехредЛ.Пекарь Корректор Ю. Макаренкоае ю 4 е