Устройство для отображения графической информации

СКИХ ЕСНИХ СОЮЗ СОВЕТСОЦИАЛИСТИЧРЕСПУБЛИ 15(71) Харьковский институт радиоэлетроники им. акад, М.К. Янгеля(56) Авторское свидетельство СССРР 1038965, кл. С 09 С 1/18, 1985.Авторское свидетельство СССРй 1310885, кл. С 09 С 1/23, 1985.(54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕИИЯ ГРФИЧЕСКОЙ ИНФОРМАЦИИ Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода инФормации из ЭВМ.Цель изобретения - повышение точности устройства.На чертеже приведена структурная схема устройства.Устройство содержит первый 1 и второй 2 Формирователи адреса, блок 3 синхронизации, блок 4 памяти, Формирователь 5 видеосигнала,. телевизионный приемник 6, первый 7 и второй 8 преобразователи кодов.Преобразователь кодов содержит триггер 9, блок 10 сравнения, элемент И 11, сумматор 12, коммутатор 13, первый 14 и второй 15 регистры.Блок синхронизации содержит делитель 16 частоты, синхрогенератор 17, элемент ИЛИ 18, инвертор 19, элемент ИЛИ 20, инвертор 21, генератор 22 им -. 1714584 А 2(57) Изобретение относится к автом тике и вычислительной технике и мо жет быть использовано для вывода инФормации из ЭВМ. Цель изобретения- повышение точности устройства, которая достигается введением первого и второго преобразователей кодов и соответствующих Функциональных связей, а также выполнением преобразователя кодов. Изобретение позволяет исключить потери инФормации при выполнении аФинного преобразования граФической инФормации. 1 з,п. Ф-лы, 1 ил. пульсов, инвертор 23, элемент И 24,элемент. 25 задержки.Формирователь адреса содергистры 26 - 29, сумматор 30,тель 31, коммутаторы 32 и 33.Устройство работает следующим образом.Отображаемая инФормация заноситсяв блок 4 памяти из ЭВМ (не показана)во время обратного хода развертки.При отображении инФормации онасчитывается по адресам, вычисляемымФормирователями 1 и 2 адреса. Считанная инФормация поступает в Формирователь 5 видеосигнала, на синхровход которого поступает телевизионныйсинхросигнализ блока 3 синхронизацииПолный телевизионный сигнал с выходаФормирователя 5 поступает на видеовход телевизионного приемника 6.Приведенный на чертеже Формирователь адреса позволяет осуществлятьаинные преобразования изображения, хранимого в блоке 4 памяти. В. этом случае адреса считывания поступающие йа первый и второй адресные вхо.5 ды блока 4 памяти, вычисляются следующим образом:х;=Ь,+а Ц - 1)у; с; + й;(1 - 1),где= 1, Й - номер строки растра,1, Ы - номер элемента в строке;а,Ь,с,д " параметры преобразования;х и у - соответственно номерастроки и столоца вблоке 4 памяти дляэлеета (д. ) наэкране телевизионногоприемника,Для каждой строки значение параметра Ь(с) загружается в регистр 28,а параметра а(д) в регистры 26 и 27 25(в регистр 27 - знак параметра).Афинные преобразования позволяют осуществлять перемещение изображения поворот изображения, изменение масш- ЗО таба изображения.При уменьшении масштаба изображения мелкие детали например узкие горизонтальные и вертикальные протяженные отрезки (линии могут быть ут)35 рачены, что приводит к снижению точ" ности устройства. Капример, если в соотношении (1) Ь, = О, а, = 2, то для каждой строки будут утраченыэлементы 1., 3. 5: 40Для того, чтобы исключить потерюинформации, в устройство введены преобразователи 7 и 8 кодов,В приведенном выше примере преобразователь 7 для каждой четной строки увеличивает коэффициент Ь; на единицу (единица записывается в регистр15). На входах, коммутатора 13 присут-,ствуют коды Ь; и .Ь; + 1, выбор кото"рых осуществляется сигналом с выходаэлемента И 11, При этом возможны следующие ситуации:если а; =- 2 (двойка записана в ре-гигтр 14), то для четных строк на вы-,1 ходе коммутатора присутствует сигналЬ,1, а для нечетных Ьесли а, ( 2, то для любой строкина выходе коммутатора Ь;. В этом случае будут утрачены элементы 1, 3, 5 в нечетных строках, а элементы О, 2, 4в четных.Человеческий глаз аппроксимирует пропущенные элементы и потеря информации не произойдет, хотя яркость линий будет меньше исходной.Выбирая коды в регистрах 14 и 15 соответствующим образом, можно регулировать степень детализации изобра" жения при изменении масштаба.Таким образом, изобретение позволяет исключить потери информации при выполнении афинного преобразования графической информации.Формула изобретения1. Устройство для отображения графической информации, содержащее первый и второй Формирователи адреса, блок синхронизации, блок памяти, Формирователь видеосигнала, выход кото" рого подключен к видеовходу телевизионного приемника, информационный вход формирователя видеосигнала сое" динен с выходом блока памяти, управ" ляющий вход которого соединен с пер" вым выходом блока синхронизации,второй выход которого подключен к синхровходу Формирователя видеосигнала, информационный вход блока памяти является информационным входом устройства, первый и второй адресные входы блока памяти соединены с первыми выходами первого и второго Формирователей адреса, информационные входы групп которых являются информацион" ными входами первой группы устройства, управляющие входы первых групп первого и второго Формирователей ад" реса являются управляющими входами первой группы устройства, управляющие входы вторых групп первого и вто-. рого Формирователей адреса соединены с выходами группы блока синхронизации, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, оно содержит первый и второй преобразователи кодов, выходы ко" торых соединены с информационными входами соответственно первого и второго Формирователей адреса, вторые и третьи выходы которых соединены с первыми и вторыми информационными входами соответственно первого и второго преобразователей кодов, так" товые входы которых соединены со- .ответственно с третьим и четвертым 1 выходами блока синхронизации, инфор- мационные входы групп первого и второго преобразователей кодов являют- ся информационными входами второй5 группы устройства, управляющие входы первого и второго преобразователей кодов " управляющими входами второй группы устройства.102, Устройство по и. 1, о т л ич а ю щ е е с я тем, что каждый преобразователь кодов содержит триггер блок сравнения, элемент И, сумматор. коммутатор, первый и второй регистры управляющие входы которых являются управляющими входами преобразователя, информационные входы первого и второго регистров - информационными входами группы преобразователя, выход первого регистра соединен с первым информационным входом блока сравне", 1 ния, второй информационный вход которого является первым информационнымвходом преобразователя, выход второгорегистра соединен с первым информационным входом сумматора, второй информационный вход которого, соединенный с первым информационным входом коммутатора, является вторыминформационным входом преобразователя, выход сумматора соединен с вторым информационным входом коммутатора, управляющий вход которого сое"динен с выходом элемента И первыйвход которого соединен с выходомтриггера, счетный вход Которого является тактовым входом преобразова"теля второй вход элемента И соединен с выходом блока сравнения, выходкоммутатора является выходом преобразователя.