Устройство для сложения чисел с переменным основанием системы счисления

.ф Ф СЛ 10 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗ К АВТОРСИОМУ СВИДЕТЕ 1(71),Львовский научно-исследовательский радиотехнический институт и Львовский политехнический институт им. Ленинского комсомола(56) Авторское свидетельство СССР й 1169164, .кл. Н 03 К 25/00) 1985.Авторское свидетельство СССР й 1310809, кл. С 06 Р 7/50, 1987, (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ЧИСЕЛ СПЕРЕМЕННЫМ ОСНОВАНИЕМ СИСТЕМЫ СЧИСЛЕ НИЯ57) Изобретейие относится к вычислительной технике и может быть исполь 1714590 А 1 зовано в цифровых накопителях, делителях с переменным коэффициентом деления, а также формирования дискрет-, ной сетки частот. Цель изобретения - упрощение устройства. Устройство для сложения чисел с переменным основа" нием системы счисления содержит а пер; вых комбинационных сумматоров 1, и коммутаторов 2, и групп из четырех элементов И 3, и вторых комбинационных сумматоров 4, и регистров 5) информационную шину 6, шину 7 управ" ления модулем, вход 8 выбора системы счисления, тактовый вход 9 и выходную шину 10, соединенные между собой ункционально. 1 ил.Изобретение относится к вычислительной технике и может быть использовано в цифровых накопителях, делителях с переменным коэффициентом деления, а также для формирования дискретной сетки частот.Известно устройство, в состав которого входя-, три регистра, переключатель кодов, триггер, генератор такответственно с информационными входа" и вый вход регистра каждой тетрады соединен с тактовым входом устройства и соответственно с входом установки триггера, е,циничный вход которого в каждой тетраде соединен с выходом переноса первого сумматора, разрядные выходы которого соединены соответственно с информационными входами .регистра, информационные входы второй группы первого сумматора каждой тетрады соединены с разрядными выхо-. дами мультиплексора, информационные входы первой группы которого соединены соответственно с информационной шиной устройства и с информационными. входами первой группы второго сумматора,. информационные входы второй группы которого соединены соответственно с шиной управления модулем устройства, а разрядные выходы второго сумматора каждой тетрады соединены с информационными входами второй группы мультиплексора, управляющий вход которого в, кажой тетраде соединен с выходом коммутатора, управляющие входы коммутатора каждой тетрады соединены с входом выбора системы счисления устройства, первый информационный вход коммутатора каждой тетрады соединен с выходом соответствуютовых импульсов, элемент ИЛИ и сумматор.Недостатком данного устройства является невозможность его функционирования в двоична-десятичной системе счисления.Наиболее близким к предлагаемому устройству является устройство, содержащее в каждой тетраде два комбинационных сумматора, мультиплексор, коммутатор, триггер и регистр, разрядные выходы которого соединены со" ми первои группы первого сумматора ис выходной шиной устройства, тактощего триггера, вторые информационныевходы коммутаторов во всех тетрадахсоединены с выходом триггера старшей (и-й) тетрады, причем выходы пе 5 10 15 20 25 30 35 40 45 50 55 реноса первого и второго комбинационных сумматоров з.-й тетрады (где== 1, 2 п) соединены соответственно с входами переноса (+1)-йтетрады.Данное устройство может функционировать как в двоичной, так и вдвоично-десятичной системах счисления, однако его недостатком являетсячрезмерная сложность.Цель изобретения - упрощение уст"ройствд,Поставленная цель достигается тем.что в устройство для сложения чиселс переменным основанием системы счисления, содержащее в каждой тетрадекоммутатор, регистр и первый и вто"рой комбинационные сумматоры, причемразрядные выходы первого комбинационного сумматора соединены соответственно с информационными входами регистра, тактовый вход которого сое"динен с тактовым входом устройства,выходная шина которого соединена сразрядными выходами регистра в каж"дой тетраде, информационные входыпервой группы второго сумматора каждой тетрады соединены соответственнос информационной шиной устройства,вход выбора системы счисления которого соединен с управляющим входомкоммутатора в каждой тетраде, выходыпереноса первого и второго комбина"ционных сумматоров -й тетрады (где1,2 и) соединены соответственно с входами переноса (+1)-йтетрады, дополнительно в каждую еготетраду введена группа из четырехэлементов И, первые входы которыхсоединены соответственно с разрядамишины управления модулем усТройства,выход коммутатора каждой тетрадысоединен с вторыми входами элементовИ группы, выходы которых соединенысоответственно с информационными входами первой группы первого комбинационного сумматора, информационныевходы второй группы которого соеди"нены соответственно с разрядными вы"ходами второго комбинационного сумматора, Информационные входы второйгруппы последнего соединены с разрядными выходами регистра, выход переноса второго комбинационного .сумматора в каждой тетраде соединен с первыминформационным входом коммутатора,вторые информационные входы которыхво всех тетрадах соединены с выходом1714590переноса второго комбинационного сум устройства подается в параллельномматора и-й тетрады. двоичном коде 4 и-разрядное число4 лСущность изобретения заключается Р = 2 -М, где М - значение модуля.в том, что введение в состав устрой- Число Р также разбивается на и групп5ства группы элементов И и установ- по четыре двоичных разряда и поступаление новых связей позволяет органи- ет на инФормационные входы групп 3-зовать процесс сложения чисел с пере л элементов И, причем младшие разменным основанием системы счисления ряды числа Р подаюТся на соответстбез использования группы мультиплек вующие входы группы 31 элементов И.соров и группы триггеров. Пусть на выходе переноса суммаПо сравнению с известным предлагае- тора 1 п присутствует уровень логичесмое устройство отличается наличием кого "0". Этот уровень через коммуновых элементов: групп элементов И в таторы 2-2 Л подается на управляюкаждой из тетрад устройства с их свя-,5 щие входы всех групп 3 -3 л элемензями с коммутатором, первым суммато- тов И, которые при этом.,закрываютсяром и шиной управления модулем уст- и нулевое значение двоичных кодовройства, а также новыми связями между с их выходов подается на информасумматорами, регистром и коммутато- ционные входы первой группы сумматорами в каждой из тетрад устройства.ров 4 -4 л. При этом выходной кодНа чертежеизображена структурная сумматоров 4-4 и равен коду на инсхема устройства для сложения чисел Формационных входах их вторых групп,с переменным основанием системы счис- т.е. коду на разрядных выхрдах суммаления. торов 1 -1 лТаким образом, при наУстройство состоит из комбинацион личии уровня логического "0" на выных сумматоров 1 -1 л, коммутаторов ходе переноса сумматора 1 л комбина 2 -2, групп 3 -Зл элементов И, ционные сумматоры 1 -1 и регистрыкомбинационных сумматоров 4-4 п, ре -5 л образуют единый 4 и-разрядныйгистров 5-5, инФормационной шины двоичный накапливающий сумматор,6, шины 7 управления модулем, входа ЗО процесс приращения инФормации в ко 8,выбора системы счисления, тактово- тором на величину входного числа Аго входа 9 и выходной шины 10, происходит синхронно с приходом такУстройство работает следующим об- товых импульсов на тактовые входыразом. регистров 5 -5 л.В двоичной системе счисления наПри достижении числом Я в региствход 8 устройства подается сигнал "0", З 52 2"рах 5 -5 л значения при котором выПри этом коммутаторы 2 -2 пропус- полняется условие Я+А =" 2 , на выхокают на свои выходы сигнал, поступаюде переноса сумматора 1 я появляетсящий на их вторые инФормационные входы уровень. логической "1", который че"с выхода переноса сумматора,3 и бло-.40 рез коммутаторы 2-2 л подается накируют сигналы, поступающие на их пер- управляющие входы всех групп 3вые инФормационные входы, с выходовд яу 31 "3 пэлементов И. Последние при этом отпереноса остальных сумматоров 1 -1крываются, пропуская на инФормационигналы на выходах переноса комбина-ные входы первой группы сумматоровимеют потенциальный характер и л 45 4 1 -4 число Р. С приходом очередно 1 го тактового импульса на вход 9 устройства к содержимому регистров 5гический уровень только после приховход 9 устройства.этого на выходе переноса сумматора50 1 я устанавливается уровень логичесНа входе 6 устройства присутству- кого "0", группы 3 -3элементов Иет в двоичном параллельном коде 4 закрываются и возобновляется процесси разрядное входное число А, которое заполнения емкости регистров 5 -5 яразбивается на и групп по четыре раз- с постояннымприращением, равным чисряда и подается на соответствующие лу А. Такой процесс продолжается доинФормационные входы первых групп , следующего переполнения содержимогосумматоров 1 -1 л, причем младшие сумматоров 1-1, т,е, до появленияразряды числа А подаются на соответ- уровня логической "1" на выходе сумствующие входы сумматора 1. На вход матораТаким образом, средняя частота заполнения двоичного накопителя. равна А Е=Й --- =т т 2 Фи р И 5 где й - частота следования тактовыхимпульсов.В двоично-десятичной системе 1,счисления на вход 8 устройства подается сигнал "1". При этом коммутаторы 2 -2 пропускают на свои выходы сигналы, поступающие на их первые информационные входы,.с выходов переноса соответствующих сумматоров 1 1 п и блокируют сигнал, поступающии5 на их вторые информационные входы с выхода переноса сумматора 1 я. На вход б устройства подается в параллельном двоичио-десятичном коде знацение и-значного десятичного числа А, 20 которое подекадно поступает на информационные входы первой группы сумматоров 1 -1 в. На вход 7 управления модулем в параллельном двоицно-деся 25 тицном коде записывается п значений , десятичного числа 6, которое поступает на информационные входы групп 3 1 "3 п элементов 3,Если на выходе переноса сумматора 1, ( = 1 п) присутствует уровень логического "0", то закрыта соответствующая группа 3; элементов 3. При этом на йнформационные входы первой группы сумматора 4поступает нулевое значение 4-разрядного кода и, 35 следовательно, значение числа на выходе сумматора равно значению числа.на информационных входах его второй группы. Таким образом, при наличии уровня логического "0" на 40 выходе переноса сумматора 1; последний совместно с регистром 5 обоазуют 4-разрядный двоичный накапливающий сумматор, процесс приращения информации в котором на величину соответ ствующей декады числа А (с учетом переноса с предыдущей декады числа А) происходит синхронно с приходом импульсов на тактовый вход 9 устройства. 50Если после прихода очередного тактового импульса на выходе переноса сумматора 1, устанавливается уровень логической "1", то при этом откры.вается соответствующая группа 3; эле ментов 3 и код числа 6 подается на информационные входы первой группы сумматора 4 . Следующий импульс, поступающий на тактовый вход регистра 5, вызывает прибавление к его содержимому суммы значений соответствующей декады числа К (с учетом переноса с предыдущей декады числа А) с чиспом 6.Таким образом, на выходах каждого из 4-разрядных каскадов информация изменяется от 6 до 15, что эквивалентно работе каскадов десятичного накопителя в диапазоне от 0 до 9.Модуль устройства при работе в двоич-. но-десятичной системе счисления равен 10 , т.е. определяется количествомииспользуемых 4-разрядных каскадов, при этом модуль каждого из каскадов равен 10.1Предлагаемое устройство по своим Функциональным воэможностям идентично известному устройству. Однако оно существенно проще, так как благодаря введению групп элементов 3 и установлению новых связей из его состава исключаются группа мультиплексоров и группа триггеров. Иультиплексор всегда сложнее группы элементов И (для одного и того же числа разрядов) так как последняя является его сос" тавляющей частью.Формула изобретенияустройство для сложения чисел с переменным основанием системы счисления, содержащее в каждой тетраде коммутатор, регистр и первый и второй ком" бинационные сумматоры, причем разрядные выходы первого комбинационного сумматора соединены соответственно с информационными входами регистра, тактовый вход которого соединен с тактовым входом устройства, выходная шина которого соединена с разрядными выходами регистра в каждой тетраде, информационные входы первой группы второго комбинационного сумматора каждой тетрады соединены соответственно с информационной шиной устрой" ства, вход выбора системы счиспения которого соединен с управляющим входом коммутатора в каждой тетраде, выходы переноса первого и второго комбинационных сумматоров х"й тетрады (где 1, = 1,2,п) соединены соответственно с входами переноса 6+1)-й тетрадыо т л и ч а ю щ е ес я тем, что, с целью упрощения устройства, в каждую его тетраду введена группа из четырех элементов.Заказ 693 Тираж . Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 И, первые входы которых соединены ) соответственно с разрядами шины уп" равления модулем устройства, выходкоммутатора каждой тетрады соединен с вторыми входами элементов И группы,выходы которых соединены соответственно с информационными входами первой группы первого комбинационного сумматора, информационные входы второй группы которого соединены соответственно с разрядными выходами вто рого комбинационного сумматора, информационные входы второй группыкоторого соединены соответственно сразрядными выходами регистра, выходпереноса второго комбинационного сумматора в каждой тетраде соединен спервым информационным входом коммутатора, вторые информационные входыкоторых во всех тетрадах соединены свыходом переноса второго коибинационного сумматора и-й тетрады.