Универсальный операционный блок

СОЮЗ СОВЕТСНИХСОЦИДЛИСТИЧЕСНИХс 06 Р 7/ ройаль ния хбн рядкажсу8 енооса,19(по заявке Г 4704984/24 с решениемо выдаче от 30.10.89),кл. С Об Р 7/50, 1989.(54) УНИВЕРСАЛЬНЫЙ ОПЕРАЦИОННЫЙ БЛ(57) Изобретение относится к вычислительной технике и может быть ис" пользовано в арифметических уст ствах. различного назначения. Це изобретения - расширение. функци ных возможностей за счет обеспе сдвига операнда в сторону младш разрядов. Блок содержит шину 1 ления, шину 2 синхронизации, тр шины 3 - 5 управления, и однора ных накапливающих сумматоров, в дый из которых входят триггер 6 матор 7 по шод 2, три элемента 10, элемент ИЛИ 11, схему 12 пер са, элемент И 13, выход 14 перен пять коммутационных входов 15- вход 20 операнда и информационны ходы 21, соединенные между собо функциональна. 2 ил.Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствахразличного назначения.Известны операционные блоки, представляющие собой сумматоры параллельного действия, содержащие и одноразрядных комбинационных сумматоров ирегистр фиксации результата, позволякщие суммировать и - разрядные числа, подаваемые одновраиенио. Отсутст"ви 6 функций сдвига в данных сумматорахусложняет арифметико-логическиеустройства(АЛУ), так .как в АЛУ процессоровнеОбходИмо. йыполнять арифме"тические и логические операции, частькоторых предполагает сдвиг информации на выходе сумматора с помощьюспециальных регистров сдвигаНаиболее близким к предлагаемомуявляется операционный блок, построенный на базе накапливающего сумматора,который принят за базовый, содержащий и одноразрядных сумматоров выполненных на счетном триггере, сумматоре пс пюс 1 2, коммутаторе, состоящем из двух элементов И и элементаИЛИ, схемы параллельного переноса,двух управляющих шин, шины синхронизации и шины обнуления,Недостатком эоо операционногоблока является отсутствие возможности сдвига вправо (в сторону младшихразрядов).цель изобретения :. расширениефункциональных возможностей за счетобеспечения сдвига операнда,в сторонумладших разрядов.Поставленная цель достигается тем,что в операционный блок, содержащийи одноразрядных накапливающих сумматоров, каждый из которых состоит изсчетного триггера, сумматора повод 2первого и второго элементов И, элемента ИЛИ, схемы переноса, причемпервый вход первого элемента И соединен с входом данного разряда сумматора, первый вход второго элемента Исоединен с прямым выходом счетного50триггера и первым входом схемы переноса данного разряда, выходы первогои второго элементов И соединены спеовым и вторым входами элемента ИЛИ,выход которого соединен с первымвходом сумматора по пай 2 и вторым55входом схемы переноса. Второй входсумматора по вой 2 соединен с третьимвходом схемы переноса, выход сумматора по пай 2 соединен с Т-входомсчетного триггера, вторые входы пер-вого и второго элементов И соединенысоответственно с первой и второй шинами управления операционного блока,информационные разрядные выходы которого соединены соответственно с прямыми выходами счетных триггеров, выход схемы переноса 1-го разряда(где 1. = 1, 2, 3.и) соединенс третьим входом схемы переноса(1+1)-го разряда, выход схемы переноса и-го разряда является выходом переноса операционного блока, шинасинхронизации которого соединена свходами синхронизации и счетных триггеров, входы начальной установки которых соединены с шиной обнуленияоперационного блока, в него дополнительно введены и третьих двухвходовыхэлементов И и дополнительный трехвходовой элемент И, причем первый входтретьего элемента И 1-го разряда сое"динен с инверсным выходом счетноготриггера (+1)-го разряда, первыйвход третьего элемента И и-го разряда соединен с первым коммутационнымвходом операционного блока, вторыевходы и третьих элементов И соединены с третьей шиной управления операционного блока и первым входом допол"нительного элемента И, второй входкоторого соединен с инверсным выходом счетного триггера первого разряда и вторым коммутационным входомоперационного блока, третий вход дополнительного элемента И соединен стретьим коммутационным входом опера"ционного блока, выход дополнительногоэлемента И соединен с четвертым коммутационным входом операционногоблока, пятый коммутационный вход которого соединен с третьим входом схемы переноса первого разряда.Сдвиг в сторону старших разрядовреализуется как и для базового устройства путем увеличения содержимого накапливающего сумматора в два раза.Режим счета с заданным шагом реализуется подачей на шину синхронизации счетных импульсов, предварительно установив на входах операнда кодшага счета,Режим сдвига в сторону младшихразрядов является режимом, расширяющим функциональные возможности операционного блока относительно базовогоустройства, и реализуется путем вычитания из содержимого накапливающегосумматора этого же содержимого, носдвинутого вправо.На фиг. 1 представлена функциональная схема операционного блока, на5фиг. 2 - соединение входов и шин,Операционный блок содержит шину 1обнуления, шину 2 синхронизации, первую 3, ярую 4 рю 5 шины упрпения, иодноразрядных накапливающихсумматоров, в каждый из которых входят:счетный триггер 6, сумматор 7 поаой 2, коммутатор, состоящий из первого 8 и второго 9 элементов И, дополнительного двухвходового элементаИ 10 и элемента ИЛИ 11, схемы 12 переноса; дополнительный трехвходовойэлемент И 13, выход 14 переноса операционного блока, первый 15, второй16, третий. 17; четвертый 18 пятый19 коммутационные входы операционйого блока, входы 20 операнда; информационные выходы 21 операционногоблока. 25Первый вход первого элемента И 8соединен с входом 20 данного разрядаоперанда, первый вход второго элемента И 9 соединен с прямым выходом счет.ного триггера 6 и первым входом схемы 12 переноса данного разряда, вторые входы первого 8 и второго 9 элементов И соединены соответственно спервой 3 и второй 4 управляющей шиной, выходы элементов И 8 и 9 соединены с первым и вторым входами элемента ИЛИ 11, выход которого соединен с первым входом сумматора 7 порой 2 и вторым входом схемы 12 пере"носа, второй вход сумматора 7 пошой 2 соединен с третьим входом схемы 12 переноса, прямые выходы счетныхтриггеров .6 соединены с информацион"ными выходами 21 операционного блока, выходы схемы 12 переноса -горазряда, кроме старшего, соединеныс третьим входом схемы 12 переноса(х+1)-го разряда, выход схемы переноса 12 д старшего разряда является выходом 14 переноса операционного блока, выход сумматора 7; по пюй 2 сое-.динен с Т -входом счетного триггера6 шина 2 синхронизации операцйон"ного блока соединена с входами син"хронизации счетных триггеров б, шина1 обнуления соединена с входами начальной установки триггеров 6, первый вход дополнительного двухвходо-вого элемента И 10 -го разряда,кроме старшего, соединены с инверсным выходами счетных триггеров Ь;+,(+1)-го разряда, первый вход дополнительного двухвходового элемента И 1 Остаршего разряда соединен с первым коммутационным входом 15 операционного блока, вторые входы дополнительных двухвходовых элементов И 10 соединены с третьей шиной 5 управления и первым входом дополнительного трехвходового элемента И 13, второй вход которого соединен с инверсным выходом счетного триггера 6, младшего разряда и вторым коммутационным входом 16 операционного блока, третий вход дополнительного трехвходового элементы И 13 соединен с третьим коммутационным .входом 17 операционного блока, выход дополнительного трехвходового элемента И 13 . и третий вход .схемы 12 переноса младшего раряда соединены с четвертым 18 и пятым 19 коммутационными входами операционного блока соответственно.Операционный блок работает следующим образом.Для выполнения функций суммирования, сдвига влево и сдвига вправо необходимо выход 14 переноса операцион ного блока соединить с третьим коммутационным входом 17 операционного блока, четвертый 18 и пятый 19 коммутационные входы соединить между собой, первый коммутационный вход 15 соединить с третьей шиной 5 управления.Тогда функция возбуждения для Т; -входа триггера 6, -го разряда кроме старшего и младшего разрядов, операционного блока будетТ; = (Хр 0,"1 ЧБ;1 Ч Я,+ 1;)9 РДля старшего разряда функция возбуждения имеет видТп (Ху 0 1 Ч 8 1,1 М 1 )ИЗначения выходных сигналов переноса -го разряда, кроме старшегои младшего разряда будутР, = Р;, Я, Ч Р;,(Х 1 ЧЗ;тЧ З,Х) Ч З (Х, т Ч З, т Ч З т), Для старшего разряда значение сигна" ла переноса вычисляется по формулеРп - Рп-,Ч Рп- %опТЧп Ч Ю)Ч о фйоп ьЧ Ч 1)Значение функции возбуждения для младшего разряда определяется выра- жением 1714585бой, т,е. увеличение его в два раза, что соответствует сдвигу числа влево.2 13 Ч Б 11 Ч Я 15)0+(Рп Б, 15)Перенос иэ младшего разряда будет связан с сигналом переноса иэ старшего разряда(РБ, 1 ) Б 1 (Р, Б, 1 5) (Х 1 ЧБ115Ъ/ Б (Хо 1 Ч Б 11 Бд 15) где 1, 1, 15 - управляющие сигналына соответствующихшинах управления.Из приведенных выражений видно, что возможны три режима работы операционного блока:Режим суммирования. 1 = 1; 1 = = 1 = О, Функция возбуждения для5младшего разряда в этом случае будет11 = Хоа перенос иэ младшего разряда зависит только от значения сигнала в младшем разряд операнда и состояния триггера 6 этого разрядаР = Б;Хд,.Для остальных разрядов Т и Р; будут-Т, =ХщЩР;, (1)Р; = Р;, Б, Ч Р;,;Хд,ЧБ; Х;(2) Выражения (1) и (2) соответствует Функциям одноразрядного сумматора, построенного на синхронном Т-триггере Значение выходного сигнала на информационной шине 21 для любого разряда после подачи синхроимпульса по шине 2 определяется по формуле:Б (С + ЬС) = Б; Т,.(с),что соответствует сложению двоичных цифр Б, и Хо, с учетом переноса из младших разрядов Р Задавая на входной шине 20 код шага счета можно ,при подаче синхроимпульса по шине 2 производить счет с заданным шагом.Режим сдвига влево (в сторону старших разрядов). 1 = 1, 1 = 15 = = О. Данный режим обеспечивается коммутацией на первый вход сумматоров 7 по вюй 2 значений сигналов состояния триггеров 6 в соответствующих разрядах. В этом случае при подаче синхроимпульса по шине 2 произойдет суммирование числа, находящегося в сумматоре, с самим со 5 Б,(с+ Ьс) = Б,(с)0+Я;Ы)О+Р;,И)Режим сдвига вправо. 1 з = 1,. = О,1 = 1. Данная операция основана напринципе вычитания из исходного цисла Б его половиныБ(с+ 1,с) = .Б(С) - Б(с)/2.Бсли к исходному числу Б(с) прибавить по правилам сложения обратныхкодов инверсию от этого числа Б,сдвинутую вправо относительно исходного то в результате получим половину от исходного числа, что соответствует сдвигу вправо20 ЯБ, Б.БО1аш 1 ББ, Б,Б,Р результат 25Очевидно, что для реализации данного принципа необходимо на коммутатор (элемент И 10) старшего разряда подать логическую единицу, цто обеспечивается соединением первого коммутационного входа 15 с третьей шиной 5 управления, а на схему 12 переноса младшего разряда подать конъюнкцию Б, Рп, что обеспечивается дополнительным трехвходовым элемен том И 13 и попарным соединением входов 17, 14 и 18, 19 соответственно.Предлагаемая организация универсального операционного блока позволяет практически неограниченно наращи вать разрядность операндов. Для этого необходимо соединить входы и шины в соответствии с фиг.2,Управляющие шины 3 и 4, шины синхронизации 2 и обнуления 1 соединяются параллельно и являются входами расширенного операционного блока. Первый коммутационный вход 151 ,1"го операционного блока, кроме старшего соединяют,с вторым коммутационным входом 161, (1+1)-го операционногоблока. Выход переноса 141 1-го операционного блока кроме старшего соединяют с пятым 19 коммутационным входом (+1)-го операционного блока. Выход 14 переноса старшего операционного блока соединяют .с третьим комму" тационным входом 17 1 младшего операционного блока, четвертый коммутационный вход 18 младшего операционного блока соединяют с пятым коммутационным входом 19. Входной операнд подается на входные информационные шины 20 операционных блоков, а инфор" мация снимается с выходных информационных шины 21. Первый коммутационный вход 15 старшего операционного блока соединяют с третьей шиной 5 управления каждого операционного блока.Технико-экономическая эффективность предлагаемого универсального операционного блока определяется возможностью выполнять на одном устрой" стве функции сумматора, счетчика, регистра сдвига вправо и влево, а также возможностью наращивания раз" рядности обрабатываемых операндов,Фо рмула изобре те ни яУниверсальный операционный блок:, содержащий п одноразрядных накапливающих сумматоров, каждый из которых состоит из счетного триггера, сум- матора по щой 2, первого и второго элементов И, элемента ИЛИ, схемы переноса, причем первый вход первого элемента И соединен с входом данного разряда операнда сумматора, первый вход второго элемента И соединен с прямым выходом счетного триггера и первым входом схемы переноса данного разряда, выходы первого и второго элементов И соединены с первым и вто. рым входами элемента ИЛИ, выход которого соединен с первым входом сумматора по шой 2 и вторым входом схемы переноса, второй вход сумматора по пюй 2 соединен с третьим входом схемы переноса, выход сумматора по пюй 2 соединен с Т-входом счетного триггера., вторые входы первого и вто" рого элементов И соединены соответственно с первой и второй шинами управления операционного блока, информационные разрядные выходы которогосоединены соответственно с прямымивыходами счетных триггеров, выход 5схемы переноса д-го разряда (где1,2, Зп) соединен с третьимвходом схемы переноса (+1)-го разряда, выход схемы переноса и-го разряда является выходом переноса операционного блока, шина синхронизациикоторого соединена с входами синхронизации и счетных триггеров, входыначальной установки которых соединены с шиной обнуления операционногоблока, о т л и ч а ю щ и й с я тем,что, с целью расширения функциональных возможностей за счет обеспечения сдвига операнда в сторону младших разрядов, в него дополнительновведены и третьих двухвмодовых элементов И и дополнительный трехвходовой элемент И, причем первый входтретьего элемента И -го разряда 25 соединен с инверсным выходом счетного триггера (+1)-го разряда, первый вход третьего элемента И п-горазряда соединен с первым коммутационным входом операционного блока,вторые входы и третьих элементов Исоединены с третьей шиной управленияоперационного блока и первым входомдополнительного элемента И, второйвход которого соединен с инверснымвыходом счетного триггера первого 35разряда и вторым коммутационным вхо.дом операционного блока, третий входдополнительного элемента И соединенс третьим коммутационным входом операционного блока, выход дополнительного элемента И соединен с четвертымкоммутационным входом операционногоблока, пятый коммутационный вход которого соединен с третьим входом схемы переноса первого разряда.,Химчук Техред Л,Олийнык Корректор Н. Ревская актор Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина, 10 Заказ 693ВНИИПИ Госуд Тираж ственного комитета по и 113035, Москва, Ж;Подписноеретениям и открытиям при ГКНТ ССушская наб., д. 4/5