Суммирующее устройство

) ОО СССР86.СР987. р 5, ин8 синтата иные ычи иск бы,лйтельной технике и может Пользовано при разработке устройствобработки массивов чисел; Цель изобретения - повышение быстродействияустройства. Суммирующее устройствосодержит группы элементов И 1,2, преобразователь 3 двоичного кода в уплотненный код, блок Ь контроля нечетности, приоритетный шиФратоФормационные входы 6, входы 7,хронизации, выходы 9,10 резульконтрольный выход 11, соединенмежду собой Функционально. 1 ил.Изобретение относится к вычислительной технике и может быть использовано при разработке устройств обработки цифровой информации осущестФ5вляющих обработку массивов чисел.Известно суммирующее устройство,содержащее постоянный запоминающийблок, первую и вторую группы элементов И, группу элементов задержки,преобразователь двоичного кода в уплотненный код, группу элементов НЕ,информационный вход, вход синхронизации устройства, выход результата устройства,Недостатком этого устройства является большая сложность и низкое быстродействие.Наиболее близким к предлагаемомуявляется суммирующее устрсйство, содержащее две группы элементов И, преобразователь двоичного кода в уплотненный код, группу элементов ИЛИ,блок контроля нечетности, причем циф"ра результата Формируется на выходе дблока контроля нечетности, а группаэлементов ИЛИ формирует сдвинутый наодин разряд код количества единиц дляосуществления последовательного поразрядам параллельного по словам ме.ч,тода суммирования.Недостатком известного устройстваявляется, низкое быстродействие,Технические средства прототипаориентированы на вычисление суммы потактам, количество которых зависит нетолько от разрядности слагаемых, нои от количества слагаемых. Ллительность такта определяется задержкамисигнала на элементах И, И.ПИ и преобразователе двоичного кода в уплотненный код.Однако при суммировании разрядныхсрезов в суммирующем устройстве кмоменту суммирования последнего раз"рядного среза имеется вся информацияоб общей сумме. что позволяет отказаться от дополнительных тактов, оп"ределяемых количеством слагаемых.Кроме тогодлительность каждоготакта может быть уменьшена за счетисключения из схемы элементов ИЛИ,так как для анализа признаков переноса достаточно информации, содержащейся на четных выходах преобразователядвоичного кода в уплотненный код. Всеэто снижает быстродействие прототипа,Целью изобретения является повыше"ние быстродействия устройства,Поставленная цель достигается тем,что в суммирующее устройство, содержащее первую и вторую группы элементов И, преобразователь двоичного кода в уплотненный код и блок контролянечетности, причем первые входы элементов И первой и второй групп подключены к первому входу синхронизации устройства, вторые входы элементов И первой группы соединены с инФормационными входами устройства, вы"ходы элементов И первой группы подключены к соответствующим входам первой группы преобразователя двоичногокода в уплотненный, выходы элементов Ивторой группы подключены к входамвторой группы преобразователя двоичного кода в уплотненный код, выходыкоторого соединены с входами блокаконтроля нечетности, выход которогоподключен к первому выходу результата устройства, введены приоритетныйшифратор, второй вход синхронизацииустройства, второй выход результата,контрольный выход устройства, причемчетные выходы преобразователя двоичного кода в уплотненный код соединены с вторыми входами соответствующих элементов И второй группы и инФормационными входами приоритетногошифратора, управляющий вход которогосоединен с вторым входом синхронизации устройства, выход кода приоритетного шифратора соединен с вторым вы-ходом результата устройства,а егоконтрольный выход соединен с контрол ьным выходом уст рой ств а,На чертеже изображена функциональная схема предлагаемого устройства,Суммирующее устройство содержит группы элементов И 1 и 2, преобразователь 3 двоичного кода в уплотненный код (ПДУ), блок 4 контроля нечетности (БКН) пРиоритетный шифратор 5,информационные входы 6, первый 7 ивторой 8 входы синхронизации, пер"вый 9 и второй 10 выходы результата,контрольный выход 11 устройства.Первые входы элементов И первой 1и второй 2 групп подключены к первому входу 7 синхронизации устройства.Вторые входы элементов И первойгруппы 1 соединены с информационнымивходами 6 устройства . Выходы элементов И первой группы 1 подключены ксоответствующим входам первой группыПЛУ 3.ходах элементов И 1 имеют вид; 10111, 01010, 1111, 10100, 01110, 11011.В течение первого тактового импульса 1, поданного на первый вход 7 синхронизации, на вход ПДУ 3 подается разрядный срез младших разрядов слагаемых 10111 и признак переноса 0000, так как в исходном состоянии на всех выходах ПДУ 3 присутствуют логичес О кие "0",. На выходе ПДУ 3 Формируется код 000001111. Настоящий код четный, поэтому с выхода БКН 4 на первый вы" ход 9 результата поступает логический "0", а признак переноса равен 0011, 15 так как только на двух четных выходах ПДУ 3 сфоРмиРован код "на ПРиоРитетный шифратор 5 не работает, на второй выход О результата поступает код 0000. 20Через время с по первому входу 7 синхросигнала подается тактовый импульс, а на информационные входы 6- второй разрядный срез 01010. Этот код поступает на первую группу вхо" 25 дов ПДУ 3. На вторую группу входов ПДУ 3 гоступает через вторую группу 2 элементов И признак переноса 0011; На выходе ПДУ 3 Формируется. код 000001111. Данный код четный,поэтому значение результата равно "0", а признак переноса 0011.В третьем такте работы устройства на входы ПДУ 3 поступают коды 11111 и 0011, На выходе ПДУ 3 Формируется код 001111111, Данный код нечетный, поэтому БКН 4 Формирует значение результата "1", а поизнак переноса равен 0111.Аналогичным образом устройствопродолжает работу в четвертом и пятом тактах.В шестом такте на входы ПДУ 3 по" ступают коды 11011 и 0011. На выходе ПДУ 3 Формируется уплотненный код 000111111. Данный код четный, поэтому БКН 4 формирует значение результа" та "Онн ОдновРеменно с этим по втоРо" му входу 8 синхронизации подается тактовый импульс и на выходе приоритетного шифратора 5 Формируется дво-ичный код 011, так как на его вход поступают коды "1".с второго, четвер" того и шестого выходов ПЛУ 3. Двоичный код 011 подается на вторый выход 10 результата. Таким образом,по 55 лученный результат равен 011011100.Технико-зкономическую эффективность изобретения можно оценить величиной относительного увеличения быстродействия.В известном устройстве общее число тактов вычисления суммы равнощ =М+ 1 ов и 1,Длительность одного такта определяется величинойлтс и и + ят 1+ иир/ Л,где ьи, ьиьи,дд - соответствен"но задержкисигналов наэлементах И,ИЛИ и ПДУ.В предлагаемом устройстве длительность такта уменьшена на величину сии, кроме того, сокращено количество тактов вычисления суммы довеличины Ю.Таким образом, выигрыш временисоставляетии+31 оР"тсФормула изобретенияСуммирующее устройство, содержащее первую и вторую группы элементов И, преобразователь двоичного кода в уплотненный код и блок контроля.не- четности, причем первые входы элементов И первой и второй групп соединены с первым входом синхронизации устройства, вторые входы элементов И первой группы соединены соответственно с информационными входами устройства, выходы элементов И первой группы соединены соответственно с входами первой группы преобразователя двоичного кода в уплотненный код, входы второй группы которого соедине" ны соответственно с выходами элементов И второй группы, разрядные выходы преобразователя двоичноГо кода в уплотненный код соединены соответственно с входами блока контроля не- четности, выход которого соединен с первым выходом результата устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в не" го введен приоритетный шифратор,инфор- мационные входы которого соединены соответственно с вторыми входами элементов И второй группы и четными выходами преобразователя двоичного кода в уплотненныйкод, выход кода приоритетного шифратора является вторилСоставитель В. ГусевТехред с.Мигунова . Редактор ИБланар Корректор Н.Ревскаящвв аееещетаатеещещещщ е е е а е е е е е щ ев е т в т а ее е ва е е т аавщ е в в е тв в е щ щ еЗаказ 693 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113935, Иосква, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г,ужгород, ул.Гагарина, 101 1714591выходом результата устройства, второй шифратора, контрольный выход которо- вход синхронизации которого соединен го является контрольным выходом устс управля 1 ощим входом приоритетного .ройства.