Анализатор спектра

(51)5 6 06 Р 15/332 ОПИСАНИЕ ИЗОБРЕТЕН ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится к средствамцифровой вычислительной техники дляспектрального-анализа сигналов с получением составляющих комплексных козффициентов .Фурье. Цель изобретения -повыщение точности - достигается тем, что в устройство, содержащее первый блок 25 постоянной памяти, аналого- цифровой преобразователь 3, восемь сумматоров 5, 12, 14, 16 - 20, три блока 11, 21, 24 оперативной памяти, первый мультиплексор 6, введены второй 4 и третий 13 мультиплексоры, четыре регистра 7, 8, 15, 23, второй блок 22 постоянной памяти и ключ 9, За счет возможности селекции полезного сигнала и выключения устройства из работы на неинформативных участках возрастает точность вычислений, 1 ил.Изобретение относится к средствамспециализированной цифровой вычислительной техники для функционального спектрального анализа сигналов с получениемсоставляющих комплексных коэффициентов Фурье в скользящем режиме и можетбыть использовано в акустике, медицине,гидролокации, в системах речевого управ ления, бортовой аппаратуре объектов прирешении задач идентификации, распознавания, слежения, управления, передачи информации, диагностики, требующих высокойточности относительно погрешностей вычислений при обработке только полезных. сигналов, низкого энергопотребления.Цель изобретения - повышение точности анализатора спектра.На чертеже представлена структурнаясхема анализатора спектра.Анализатор спектра содержит информационный вход 1, первый выход 2, аналого-цифровой преобразователь Звтороймультиплексор 4,. второй сумматор 5, первый мультиплексор б, первый и второй регистры 7 и 3, ключ 9, второй выход 10устройства, второй блок 11 оперативной памяти, третий сумматор 12, третий мультиплексор.13, четвертый сумматор 14,четвертый регистр 15, пятый - восьмой сумматоры 16 - 19, первый сумматор 20, первыйблок 21 оперативной памяти, второй 22 блокблок 25 постоянной памяти. В состав ключа9 входят элемент 26 управления и собственно ключ 27,Анализатор спектра работает следующим образом,В начальный момент обнуляются регистры 7 и 8, Сигнал после аналого-цифровогопреобразования в преобразователе 3 в видеотдельных дискретных значений ф) поступает на второй вход сумматора 5 через первый информационный вход мультиплексора4, На управляющем входе ключа 9 установлен стробирующий уровень, запрещающийпрохождение через него Щ На первыйвход сумматора 5 через второй информационный вход мультиплексора 6 иэ регистра 7считывается и подается второе слагаемое.Результат сложения в сумматоре 5 записывается в регистр 7. Аналогичные операциипроизводятся В/ раз. Конечный результатп 1 = т(к) записывается в регистр 7.1=1Регистр 7 состои гиз двух регистров. Спервым ведется работа при вычислении в,после чего значение п 1 пересылается во второй регистр, где сдвигается нао 92 Л разрядов в сторону младших, а результат используется в последующих вычислениях в 2.После Ю циклов вычислений на первыйвход сумматора 5 считывается и подается 5 величина п 11, равная числу п 1, сдвинутому нао 92 Ю разрядов в сторону младших, ЧЧ кратно степени числа 2, п 11 = гп/И( - результат,Значение ф) алгебраически складывается с в 1, и результат с постоянно закомму тированным положительным знаковымразрядом на втором информационном входе мультиплексора 4 через этот открытый вход подается на второй вход сумматора 5.На первый вход сумматора 5 из регистра 8 15 через второй информационный вход мультиплексора 6 подается значение п 12. Результат второго сложения записывается в регистр 8. Аналогичные процедуры, в которых на каждое значение Ф) производится 20 два сложения повторяются М раз. КонечныйМрезультат о 2 = )п 11- 1(К) записывается в регистр 8.В следующем такте через первый информационный вход мультиплексора 6 на первый вход сумматора 5 поступает величина п 1, считанная иэ блока 25 постоянной памяти. Из регистра 8 считывается и через 30 третий информационный вход мультиплексора 4 на второй вход сумматора 5 поступает значение гп 2. Знаковый разряд алгебраической суммы п 12-п 1 из сумматора 5 подается на информационный вход ключаЕсли логическое значение знаковогоразряда равно "0", что соответствует условию в 2п 11, то на входе элемента 26 управления устанавливается стробирующий 400 уровень открытия собственно ключа 27, всепоследующие ф) будут проходить на выход ключа 9.Если логическое значение знаковогоразряда равно "1", что соответствуетлогическому условию е 2п 1, то ключ 9 свое состояние не изменяет.В обоих случаях информация в регистре8 обнуляется одновременно с вычислением ГЛ 2- П 1,50После определения состояния в 2п 1проводится аналогичная процедура вычисления в 2 для следующих М дискретных значений и сравнение с п 1.Если состоянием является отношение 55в 2п 1, то вычисления для следующих М дискретных значений аналогичны, однако оценка производится с п 2, подающимся иэ блока 25 постоянной памяти, После этого осуществляется операция определения последнего дискретного значения сигнала.10 27,25 30 35 50 Если п 12п 2, когда результат вычислений в сумматоре 5 отрицательный или нулевой, в элементе 26 срабатывает счетчик количества случаев в 2п 2. При переполнении этого счетчика, которое наступает при состоянии т 2 5 п 2 подряд пз раз, единица переполнения приводит стообирующий сигнал на выходе элемента 26 в состояние, закрывающее собственно ключ При каждом выявлении состояния гл 2п 2 счет пз подряд начинается заново. Если при наборе числа пз результат щ 2п 2, то счетчик пз сбрасывается в нулевое состояние,После переключения ключа 9 из открытого в закрытое состояние для прохода ф) все устройство приводится в исходное состояние: обнуляются блоки 7, 8, 11, 15, 21,23 и 24.В реальном устройстве для примера М = 16, п 1 = 128, И/ = 32, пг = 96, пз = 128 вычисление составляющих комплексных коэффициентов происходит следующим образом.В исходном состоянии информация в блоках 11, 15, 21, 23 и 24 обнуляется.Дискретные значения ф) в виде 1(М) поступают на вход блока 11 оперативной памяти размером Й ячеек и на первый вход сумматора 12; М - размер выборки. На второй вход сумматора 12 из блока 11 оперативной памяти подается величина 1(0),Результат алгебраического сложения в блоке 12 Л 1 = 1(М) - (0) = го через первый информационный вход мультиплексора 13 подается на входы сумматора 14, регистра 15, на один из входов сумматора 16 в виде т, т 2, т/2, т/, соответственно, Выход сумматора 14 коммутируется на выходы сумматора 17 и сумматора 16 в виде т 1, 12, тз соответственно. Результаты сложений в блоках 16 (Ь) и 17(т 6) складываются в сумматоре 18. Коммутационная развязка блоков 13-19 определяет организацию вычислений результатов умножения г= Л 1 сов в, гдеа = 2 лп /й, и = 1, Й 74-1, рекуррентно всоответствии с процедурой г, = 2 гя 1 сов а .гя т, где а = 2 тт /Гя, о = 2. гт/4-1, г, = Ь Г. Значение соя а в реальном устройстве при й = 32 равно 11 10 11. Совокупность связей и действий в сумматорах 14, 16-18 следующая: т 1 = т+ с 2, 12 = т 2 з, тз = т 12, т 4 = т 2, т 7 = 15+ тб. Обозначение 2 есть коммутационный сдвиг чисел набит в сторону старших разрядов.Регистр 15, содержащий две ячейки, пропускает через себя значения г П, г л. Начиная с и = 1, информация в блоке 15 изменяется последовательно: 0-0, го -О, г- го, г 2 - г 1, гз - г 2 и т.д, Значение гпиз регистра 15 подается на один из входов сумматора 19, в котором вычисляется конечный результат гп.Величина г, подается через второй информационный вход мультиплексора 13 вновь на блоки 14, 16 и 15 соответственно аналогично описанному. При этом на втором входе мультиплексора 13 значение гп коммутируется со сдвигом числа на один бит в сторону старших разрядов.Начиная с и = 1, в блоках 13-19 производятся последовательно вычисления; г 1 = го сов а, и -1: г 2 = 2 г 1 сов а - г и - 2; гз = 2 г 2 сов .а -г 1, и =3; ит.д.Значения гп с выхода сумматора 19 подаются одновременно на второй вход сумматора 20 и на второй вход сумматора 12.На первый вход сумматора 20 подаются соответствующие номеру р временной выборки и номеру и вычисляемого коэффициента значения мнимой составляющей р(п из блока 21 оперативной памяти размером М/2 ячеек, где и= п(п = 1, М/4-1) .:- п(р+1)(п -О,тт 72.1, р = б, Гг) дяя синуснои бевиснои функции,;. символ эквивалентности по номерам и знакам. Адрес считывания Р(п) на блок 21 оперативной памяти поступает с второго выхода блока 22 постоянной памяти. Из этого же блока параллельно с передачей адреса на второй вход сумматора 20 с первого выхода блока 22 коммутируется знаковый разряд величины гл, Результат р+1(п) алгебраического сложения в блоке 20 записывается в блок 21 по первому входу, с первого выхода этого блока результат вычислений подается во внешний процессор. Адреса считывания и соответствующие этим адресам знаки, которые придаются гп, определяются аналогично описанному в известном устройстве путем их отображения через первую четверть единичной окружности и записываются в блок 22 постоянной памяти для соответствующего считывания и записи информации в блоках 21 и 24 оперативной памяти и вычисления в сумматорах 20 и 12,Рекуррентная процедура вычисления Р+1(п) и Яр+(и) совпадает с осуществляемой в известном устройстве для последних тактов сложения.При адресе и = И/4, когда Ь 1 эи а = Л 1, значение на второй вход сумматора 20 считывается из регистра 23; для и = О, когда Ь 3 и в = О, суммирования в сумматоре 20 не происходит.На первый вход сумматора 12 подаются соответствующие номерам р и и значения действительных составляющих комплекс 1691852ных коэффициентов Вр(н 2) из блока 24 памЯ- ги размером й/2 ячеек по первому выходу, номера п 2 и знаки для косинусной базисной функции определяются аналогично п 1, Адес считываниЯ Йр(п 2) задаетсЯ с тРетьего дока 22.Параллельно с адресом с четвертого выхода блока 22 на второй вход сумматора 12 коммутируется знаковый разряд гдля выЧисления Яр+1(п 2).Результат алгебраического сложения В блоке 12 Яр+1 п 2) записывается в блок 24 по ,его информационному входу. С второго вь 1- хода этого блока результат вычислений поступает во внешний процессор, цля и =- О, когда Ьсоза = Й значение на второй ,вход сумматора 12 считывается из регистра 23, для и = й/4, когда Л 1 сов о) =. О, суммирования в блоке 12 не происходит, Регистр 23 построен на трехуровневых микросхемах, За счет обеспечения возможности селектированля полезного сигнала и выключения устройства из работы на неинформативных участках возрастает точность Вычислений, экОнОмится энергия.Формула изобретения Анализатор спектра, содержащий пер вый блок постоянной памяти, выход которогоо соединен с первым информационнымвходом первого мультиплексора, аналого.цифровой преобразователь, вход которога является информационным Входом устройства, первый сумматор, первый информационный вход которого соединен с первым Выходом первого блока оперативной памя. ти, информационный вход которого соеди. нен с выходом первого сумматора, даа блока оперативной памяти, вь 1 ход первого мультиплексора соединен с первым информационным входом второго сумматора, шесть сумматоров, о т л и ч а ю щ и й с я тем, что, с целью повышения точности устройства, в него введены два мультиплексора, четыре регистра, второй блок постоянной памяти и ключ, управляющий вход которого соединен с выходом второго сумматора, второй информационный вход которого соединен с выходом второго мультиплексора, информационный вход ключа и первый информационный вход второго мультиплексора соединены с выходом аналого-цифрового преобразователя, выход второго сумматора соединен с информационными входами первого и второго регистров и вторым информационным входом второго мультиплексора, третий информационньй вход 5 которого соединен с выходом второго регистра, соединенным с вторым информационным входом первого мультиплексора, третий информационный вход которого соединен с выходом первого регистра, выход 1 О ключа соединенс первым информационнымвходом второго блока оперативной памяти и первым информационным входом третьего сумматора, второй информационный вход которого соединен с Выходом второго 15 блока оперативной памяти и выходом третьего регистра, информационный вход которого соединен с выходом третьего сумматора, соединенным с первым информационным входом третьего мультиплексо ра, второй информационный вход которогосоединен с Выходом второго блока оперативной памяти, выход тре 1 ьего мультиплекСОра СОЕДИНЕН С ИнфорМацИОННЫМИ входами четвертого и пятого сумматоров и 25 информационным входом четвертого регистра, выход четвертого сумматора соединенинформационными входами шестого и пятого сумматоров, выходы которых соединены с информационными входами седьмого 30 сумматора, Выход которого соединен с первым информационным входом восьмого сумматора, второй информационный ВхОд которого соединен с выходом четвертого регистра, выход восьмого сумматора, первый 35 выход Второго блока постоянной памяти ивыход третьего регистра соединены с вторым информационным входом первого сумматора, втооой и третий выходы второго блока постоянной памяти соединены с ад О ресными входами первого и третьео блоковоперативной памяти, второй выход первого блока оперативной памяти и первый выход третьего блока оперативной памяти являются первым и вторым выходами устройства, 45 информационный вход третьего блока оперативной памяти соединен с выходом третьего сумматора, а выход - с первЫМ информационным входом третьего сумматора, четвертыЙ выход Второго блока посто О янной памяти и выход восьмого сумматорасоединены с вторым информационным входом третьего мультиплексора,