Цифровой дискриминатор

)5 ОПИ К АВТОР ЗОБРЕТЕН МУ СВИДЕТЕЛЬСТВ льное учре и телевизио 83 С 81 Од ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Германская почта, Центрдение по радиовещательнойной технике (00).(54) ЦИФРОВОЙ ДИСКРИМИНАТОР (57) Изобретение относится к вычислительной технике. Его использование в системах обработки или передачи информации позволяет расширить область применения за счет дискриминирования по градиенту. Цифровой дискриминатор содержит буферные регистры 1, 2, компараторы 5, 6, блок 7 управления коммутацией и блок 8 коммутации. Благодаря введению буферных регистров 3, 4, в которые записываются предыдущие значения первого и второго входных сигналов, переключение последних осуществляется при совпадении их значений и направлений изменения, что исключает щелчки и т,п. искажения. 1 ил.(знаки разностей текущего и предыдущего значений) - в компэраторе 6, При совпадении текущих значений и одинаковых градиентах блок 7 формирует сигнал, по которому блок 8 подключает к своим выходам другие входы,При необходимости схема может быть дополнена, например, компаратором нулеСоставитель О.РевинскийРедактор Л,Пчолинская Техред М.Моргентал Корректор М.Демчик Заказ 3928 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Изобретение относится к вычислительной технике и может быть использовано е системах обработки или передачи информации, в частности, звуковых сигналов (микширования, переключения времени задержки и т,п,).Цель изобретения - . расширение области применения за счет дискриминирования по градиенту.На чертеже приведена функциональная схема цифрового дискриминатора,Цифровой дискриминатор содержит первый-четвертый буферные регистры 1 - 4, первый 5 и второй 6 компараторы, блок 7 управления коммутацией и блок 8 коммутации, На чертеже обозначены первые 9 и вторые 10 входы дискриминатора,Первый 1 и второй 2 буферные регистры служат для записи текущих значений соответственно первого и второго входных сигналов, а третий 3 и четвертый 4 буферные регистры - для записи предыдущих значений тех ке сигналов,Первый компаратор 5 сравнивает абсолютные значения, на его выходе сигнал формируется при (достаточном) равенстве текущих дискретных зцачений сигналов. Второй компаратор 6 служит для сравнения градиентов входных сигналов, на его выходе сигнал формируется при совпадении направления изменения обоих сигналов, т,е. когда оба сигнала одновременно нарастают или убывают.Блок 7 управления коммутацией формирует сигнал в соответствии с требуемыми условиями переключения входных сигналов, Например, в простейшем случае, когда переключение необходимо осуществлять при равенстве абсолютных значений и градиентов (направлений) изменения входных сигналов, блок 7 может быть реализован в виде элемента И,Цифровой дискриминатор работает следующим образом,В буферные регистры 1 и 2 записываются текущие значения входных сигналов, в буферные регистры 3 и 4 - предыдущие значения тех же сигналов. Текущие значения сравниваются в компараторе 5, градиенты 10 15 20 25 30 35 40 45 50 вых значений, тогда переключение производится и при прохождении обоих сигналов через нуль.В результате того, что переключение сигналов производится в случае, когда совпадают направления их изменения и по крайней мере близки текущие значения, для случая звуковых сигналов исключаются искажения типа щелчков и т,п.Формула изобретения Цифровой дискриминатор, содержащий первый и второй буферные регистры, первый и второй компараторы, выход первого буферного реистра подключен к первому входу первого компаратора, выход которого соединен с первым входом блока управления коммутацией, выход которого подключен к управляющему входу блока коммутации, выход которого является выходом дискриминатора, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения за счет дискриминирования по градиенту, в него введены третий и четвертый буферные регистры, входы которых обьединены с входами соответственно первого и второго буферных регистров и являются первым и вторым входами дискриминатора, первый информационный вход блока коммутации и первый вход второго компаратора подключены к выходу первого буферного регистра, выход третьего буферного регистра соединен с вторым входом второго компарэтора, выход второго буферного регистра подключен к третьему входу второго и второму входам первого компараторов и второму информационному входу блока коммутации, выход четвертого буферного регистра соединен с четвертым входом второго компаратора, выход которого подкл:очен к второму входу блока управления коммутацией.