G06F 7/54 — G06F 7/54
Устройство для сдвига двоичного кода на любое число разрядов в обе стороны разрядной сетки
Номер патента: 115291
Опубликовано: 01.01.1958
Авторы: Емельянов-Ярославский, Монахов
МПК: G06F 7/54
Метки: двоичного, кода, обе, разрядной, разрядов, сдвига, сетки, стороны, число
...все ферриты избранной строки в положение О, При этом те ферриты, которые стояли в положении 1, наводят э.д.с. на свой считывающий провод.Импульс считывания противоположной полярности перебрасывает все ферриты избранной строки в положение 1. При этом те ферриты, которые стоят в положении О, наводят э.д,с. на свой считывающий провод. Импульсы напряжения, наведенные в каждом случае на всех считывающих проводах, образуют на выходе, соответственно, прямой или обратный код записанной на сдвигателе информации, сдвинутый на определенное количество разрядов.Каждая половина П-разрядной, разделенной по главной диагонали матрицы, позволяет получить сдвиг П-разрядного двоичного кода от О до Празрядов в каком-либо одном направлении, Для сдвига на Г 1...
Устройство для умножения чисел
Номер патента: 242499
Опубликовано: 01.01.1969
Автор: Калинин
МПК: G06F 7/54
...хранимое в регистре б и полученное в предыдущих циклах умножения. Сформированная сумма по шинам 5 передается из сумматора в регистр б, где затем сдвигается на один 20 разряд вправо.Выпадающий за пределы разрядной сетки регистра б разряд частного произведения по шине 9 поступает в старший разряд регистра множителя. Этот разряд до этого был осво божден при сдвиге информации в регистре 8 на один разряд вправо, выполняемом одновременно с суммированием множимого и частного произведения в сумматоре. Логическая схема 13 вырабатывает управляющие сигналы, 50 поступающие на выходы схем формирования прямой или инверсной передачи множимого в сумматор, Сигналы, управляющие этой передачей, поступают в ЛУ по шинам 19 и 20, разрешая передачу...
Устройство для умножения чисел
Номер патента: 255648
Опубликовано: 01.01.1969
Авторы: Мокринский, Трофимов
МПК: G06F 7/54
...управляющих сигналов.В регистрах 1, 2 и 3 находятся множимое, утроенное множимое и множитель соответственно, В сумматоре 4 и в элементе памяти узла 17 записан нуль. Выходы регистров 1 и 3 через узлы 5 - 16 подключены ко входам сумматора 4. Входы пяти младших разрядов регистра 3 подключены ко входам узла 17, выход шины 18 подсоединен ко входу сумматора 4, а выходы шин 19 - 30 - ко входам узлов 5 - 16.Умножение осуществляется последовательно на три разряда множителя, начиная с младших разрядов, в зависимости от содержимого которых и состояния элемента памяти узла 17 появляется сигнал на одной из шин 18 - 30. При наличии сигнала на одной из шин 19 - 30 осуществляется выдача содержимого соответствующего регистра (регистра 1 или...
Узел сдвига арифметического устройства
Номер патента: 279170
Опубликовано: 01.01.1970
Автор: Власов
МПК: G06F 7/54
Метки: арифметического, сдвига, узел, устройства
...перед началом выполнения операции установлен в нулевое состояние.Для пересылки кода из накопительного регистра в сдвигающий регистр на шину 23 подается исполнительный импульс, Так как выход триггера г-го разряда накопительного регистра управляет вентилем единичного входа триггера (гг - +1) -го разряда сдвига 1 ощего регистра, то код единицы из триггера 6 будет принят в триггер 1, Одновременно с пересылкой кода выполняется установка накопительного регистра в нулевое состояние.После пересылки в накопительный регистр принимается инверсный код числа, на которое необходимо сдвинуть код, пересланный в сдвигающий регистр,Сдвиги кода в сдвигающем регистре выполняются путем подачи импульсов на шину 22. Одновременно со сдвигами производится...
Цифровое устройство для ускоренного деления
Номер патента: 367421
Опубликовано: 01.01.1973
Авторы: Вител, Рейхенберг
МПК: G06F 7/54
Метки: деления, ускоренного, цифровое
...в сумматоре,Работает устройство следующим образом.В исходном состоянии значение кодов Х и У записаны в соответствующие регистры, Все остальные регистры и сумматор находятся в нулевом состоянии, При подаче импульса запуска (начало вычисления) иа распределитель 8 с последнего поступает серия тактовых импульсов, сдвинутых во времени на величину Тз. Каждый импульс появляется только на определенной позиционной шине. Первый тактовый импульс обеспечивает получение значения первого частичного произведения А,. Для этого в старшем разряде регистра 3 первым 5 10 15 20 25 30 35 40 45 50 55 60 Ь 5 4тактовым импульсом устанавливается единица, этим же импульсом, задержанным на промежуток т, несколько больший времени установления триггера,...
411452
Номер патента: 411452
Опубликовано: 15.01.1974
МПК: G06F 7/54
Метки: 411452
...в (и+1)-й разряд регистра 9 первой значащей цифры множителя, причем в первый разряд регистра 8 записывается маркер конца множителя. Код маркера выбирается отличным от разрешенных двоичных комбинаций, принятых для представления десятичных. цифр в коде 8421. Предположим, что код маркера есть (1111),. Умножение ведется, начиная со старших разрядов множителя, путем последовательных вычитаний единицы из текущей цифры множителя, находящейся в (и+1)-м разряде регистра 9 и одновременного сложения всех разрядов, за исключением (и+1)-го разряда, регистров 7, 8, Получение нулевой текущей цифры множителя в (п+1)-м разряде регистра 9 означает переход к сдвигу влево всей информации, содержащейся в регистрах 8, 9. Во время сдвига влево содержимого...
Арифметическое устройство
Номер патента: 429423
Опубликовано: 25.05.1974
Авторы: Войников, Востриков, Родионовский
МПК: G06F 7/54
Метки: арифметическое
...и схемы НЕ 21 во время последнего и-го сдвига регистров 1 и 2. При этом, если в знаковых разрядах регистров 1 и 2 были записаны единицы и отсутствовал перенос с выхода линии задержки (первая комбинация переполнения а а сгде а, - 1 знакового разряда регистра 1; Ь - 1 знакового разряда регистра 2, с. - , - О переноса от сложения старших разрядов мантиссы), то срабатывает схема совпадения 10, принудительно устанавливая триггер 27 знакового разряда регистра 1 з единичное положение, соответствующее истинному значению результата знакового разряда. Одновременно сигнал с выхода этой схемы 10 поступает на входы схем ИЛИ 11, 19, устанавливает триггер 7 схемы анализа переполнения в единичное положение и с помощью схемы НЕ 21 запрещает раооту схем...
Устройство для сдвига информации
Номер патента: 783854
Опубликовано: 30.11.1980
Авторы: Акопян, Андреасян, Каграманов, Кананова, Сарьян
МПК: G06F 7/54, G11C 19/00
Метки: информации, сдвига
...двумя различными набораП р и м е р 1. Позиция знаковогохо ов 8 -8 9 -9 и 10разрядами (24-31) а в триггерах 16ких единиц и нулей на выходах 11и 12 блока 7. выходного регистра - разрядамисли код на у р ющ 40 (8-15) Преобразование знаковогоЕсли код на управляющих входах эле байтапривечает к передачам, к входамментов 5 т 5 йкйпамяти, а на ин- аз ядов (8-11) выходного регистраформационных вх да рв 5 15 бУдет подана инфоРмациЯ РазРЯдов1 к входам раз 5 по адресаМ ООООХХХХ удб ет считан 28-31 регистра , а к входам разрядов (12-15) регистра 15 - разрядов (24-27) входного регистра 1.входному коду, д ри подан через элементыОдновременно с подачей этих сдвинутых кодов на выходах 12,11 -11 буВ этом случае 32-разрядный сдвигатель ф 9 6дут установлены...
Множительно-сдвиговое устройство
Номер патента: 805307
Опубликовано: 15.02.1981
Авторы: Гаврилюк, Евсеев, Кондрашев, Фомин, Шек-Иовсепянц
МПК: G06F 7/54
Метки: множительно-сдвиговое
...12,1314 той, и-разрядной группы, в которой имеется разряд, равивй единице. Это не что иное как последовательный код разрядностью с нулями во всех разрядах кроме одного, соответствующего номеру группы, имеющей один из разрядов, равный единице, т.е. константа сдвига с разе 6 рядностью 1 = - . Разрядность двоичного кода такой константы определится как РО 9 ( в ) = РО 9 Я - ЯО 9 и, ГДе82 и8 О 9,18 = (Р)-разрядность исходной двоичной константы сдвига без старшего разряда Р, управляющего направлением сдвига вправо или влево, а 8 О 9.д - группа разрядов исходной двоичной константы, используемая в дешифраторах 10 и 11 для определения номера разряда, равного единице, внутри и-разрядной группы.Из вида однопозиционной константы сдвига, разбитой...
Множительно-сдвиговое устройство
Номер патента: 1013951
Опубликовано: 23.04.1983
Авторы: Гаврилюк, Евсеев, Кондрашев
МПК: G06F 7/54
Метки: множительно-сдвиговое
...однопозиционного кода с выхода постоянного запоминающего элемента (ПЗЭ) 3.40 постоянный запоминающий элемент3 представляет собой модуль ПЗУ иимеет группы адресных входов а, Ь и одну группу выходовНа первую группу адресных входов а поступает параллельный С -разрядный код константы сдвига из устройства управления ЦВМ. На вторую группу входов Ь поступает параллельный К-разрядный код номера группы однопозиционного кода с выхода счетчика 4. Наличие номера группы обусловлено принципом действия устройства в целом, т.е. необходимостьюпреобразования кода множимого в последовательные п-разрядные группы. Так, при разрядности множимого,равной 16, и п = 4, количество групправно 4, а К = 2, т.е, счетчик может быть двухразрядным,На счетный...
Асинхронное матричное устройство для деления
Номер патента: 1022157
Опубликовано: 07.06.1983
Авторы: Нечипуренко, Шейк-Сейкин
МПК: G06F 7/54
Метки: асинхронное, деления, матричное
...К-й буферного регистра дели теля соответствейно, выходы разрядов с нулевого по (3-. 1)-й буферного регистра частного подключены к входам разрядов с 1."го по К+1)-й региСтра частного соответственно, выход 55 Х-го разряда подключен к входу (1.-Ю)- го разряда регистра частного.и первому входу (3+1)"го узла свертки по 57 4модулю два, выходы разрядов с первоГопо (К)-й буферного регистра частич"ного делимого подключены к первымвходам разрядов с второго по К-й(У+1)-го сумматора-вычитателя .соответственно, выходы разрядов с первого по в-й буферного регистра остаткаделимого соединены с первыми входамипервых разрядов 1-х (1-3+11.-1)сумматоров-вычитателей, вторые входыкоторых подключены к выходам разрядовс первого по К-й буферного регистраделителя,...
Вычислительное устройство
Номер патента: 1691837
Опубликовано: 15.11.1991
Авторы: Бейлин, Бурба, Захаров
МПК: G06F 17/10, G06F 7/54
Метки: вычислительное
...через коммутатор 29 и блок 46 элементов ИЛИ на вход второго сумматора 47. На другой вход этого сумматора с выхода регистра 19 через блок элементов ИЛИ 48 направляется сигнал, соответствующий величине Х.С выхода сумматора 47 сигнал, соответствующий величине ;, поступает через коммутатор 20 на вход преобразователя 30 кусочно-линейной функции, на другие входы которого с регистров 27 и 28 поступают сигналы, соответствующие коэффициентам 7 и У. Преобразователь 30 вычисляет линейную трансформацию Ц) лекальной функции по формуле(1), которая направляется на выход устройства.В дальнейшем работа устройства для вычисления по формуле (2) и (1) повторяется. до тех пор, пока не исчерпаются аргументы 11, т.е. формулы (2) и (1) отрабатываются в...