Конвейерное вычислительное устройство

, 1693601 А 06 Р 7/49 ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИ СВИДЕТЕЛЬС ВТОР(71) Киевский политехнический институт им.50-летия Великой Октябрьской социалистической революции(56) Авторское свидетельство СССР В 1361544, кл, 0 06 Р 7/49, 1986,Авторское свидетельство СССР В 1137640, кл. 6 06 Р 7/49, 1983.(54) КОНВЕЙЕРНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике, в частности к выполнению арифметических операций в высокопроизводител ьных многорегистровых вычислительных устройствах, Целью изобретения является расширение функциональных возможностей конвейерного устройства эа счет обеспечения возможности выполнения операции деления в коде "золотой" Г-пропорции. С помощью устройства осуществляется в неавтономном режиме вычисления суммирование двоичных кодов, 1-кодов фибоначчи, "золотых" 1-кодов; а также деление "золотых" Гкодов. Конвейерное вычислительное устройство в каждом разряде содержит два регистра 1 и 23, одноразрядный двоичный сумматор 4, шифратор 5, элементы ИЛИ 8, 14 -7, 21, элементы И 2, 3, 6, 7, 9-13, 18 - 20, 24,25 и один элемент НЕ 22. 1 ил,Изобретение Относится к вычислительной технике, в частности к выполнению арифметических операций в высокопроизводительных многсрегис-,ровых вычислигельн ых устройствах. 5Цель изобретения - расширение функциональных возможностей конвейерного вычислительного устройства эа счет обеспечения возможности выполнения операции деления в коде "золотой" 1-пропорции. 10На чертеже представлена функциональная схема разряда конвейерного вычислительного устройства.Конвейерное вычислительное устройство содержит п+10 разря,цов, Каждый разряд 15 конвейерного вычислительноо устройства состоит из первого регистра 1, входы 11 и 1; первого и второго разрядов которого соединены соответственно с входами а и Ь разрядов первого и второго операндов 20 конвейесного вычислительного устройства, входы 1 з и 14 третьего и четвертого разрядов первого регистра 1 соединены с первыми и вторыми входами Р 5; и Ркпереноса данного разряда конвейерного вычислительного 25 устройства, входы 1, и 16 пятого и шестого разОядов первого регистра 1 соецинены с первым и ВТОРЫМ ВХОДВМИ Кк, 5-2 ПООМЕЖУТОЧ- ных сумм данного разряда конвейерного Вычислительного устройстВа, вхОЦ 17 сеДЬ мого разряда первого регистра 1 соединен с первым входом П 1 признака кода операции разряда конвейерного вычислительного устройства, входы 18, .1 я и 1 о восьмого девятого и десятого разрядов первого реги стра 1 соединены соответстве" но с первым, вторым, третьим входами Ь-з, Ь-, Як.з сумм разряда конвейерного вычислительно- ГО устройства, ВХОД 111 ОДиннаДцатого разряда первого регистра 1 соединен с вторым 40 входом П 2 признака кода операции разряда конвейерного вычислительного устройства, вход 112 двенадцатого разряда первого регистра 1 соединен с выходом Я;+1 суммы последующего седьмого по счету, начиная с 45 данного разряда конвейерного вычислительного устройства, входы 1 з, ",м тринадцатого, четырнадцатого разрядов первого регистоа 1 соединены соответственно с первым и вторым входами с 1 и С 2 знаков 50 суммы разряда конвейерного вычислительного устройства, деэятый 2 и десятый 3 элементы И, одноразрядный двоичный сумматор 4, шифратор 5 промежуточных сумм, четвертый 6 и первый 7 элементы И, 55 первый элемент ИЛИ 8, пятый 9, третий 10, второй 11, шестой 12 и седьмой 13 элементы И, второй 14, третий 15, четвертый 16 и пятый 17 элементы ИЛИ, одиннадцатый 18, восьмой 19 и двенадцатый 20 злсменгы И,шестой элемент ИЛИ 21, элемент НЕ 22, второй регистр 23, тринадцатый 24 и четырнадцатый 25 элементы И, Выход с ммы данного разряда конвейерного вычислительного устройства соединен с входом двенадцатого разряда первого регистра 1 предыдущего седьмого по счету, начиная с данного разряда конвейерного вычислительногоо устройства, вь.ход суммы седьмого разряда конвейерного вычислительного устоойства соединен с пеовым входом переноса и с первым входом знака суммы первого разряда конвейерного вычислительного устройства, выход суммы восьмого разряда конвейерного вычислительно о устройства соединен с вторым входом знака суммы второго разряда конвейерного вычислительного устройства, выход шестого элемента ИЛИ 21 второго разряда конвейерного вычислительного устройства соединен с выходом разряда частного конвейерного вычислительного устройства,Устройство может выполнять, кроме поразрядного суммирования чисел, представленных в двоичном коде, коде "золотой" 1-пропорции или 1-коде Фибоначчи, также деление в коде "золотой" 1-пропорции,Деление в коде "золотой" 1-пропорции вь.полняется В устройстве в прямом коде без восстановления остатка по следующему правилу. 1. Вычесть из делимого делитель. Если результат Отрицателенто старшая цифра частного (с весом а 1 О) равна нулю, Если результат положителен или равен нулю, то старшая цифра частного равна единице. Полученная разность есть первый остаток, 2, Увеличить предыдущий остаток в а; раз, 3, Если предыдущий остаток отрицателен, то добавить делитель, умноженный на а 1, если положителен или равен нулю, - вычесть делитель, При этом образуется очередной остаток, знак которого определяет очередную цифру частного по правилам, аналогичным по пункту 1, При этом делитель должен быть нормализован.Вычитание делителя осуществляется с помощью г;рибавления дополнительного кода отрицательного значения делителя, В этом случае признаком положительного или равного нулю числа является равенство друг другу обоих знаковых разрядов, При сдвиге числа (остатка), представленного в дополнительном коде, влево на один разряд старший знаковый разряд(теряемый при сдвиге) должен прибавляться к разряду с весом а 1, Справа к коду приписывается нуль, В устройстве прибавление старшего знакового разряда осуществляется одновременно со сложением делителя и остатка.Г0 15 20 25 30 35 40 45 50 55 Конвейерное вычислительное устройство работает Следующим образом.На входы П 1 и П 2 первого разряда устройства подаются управляющие сигналы, задающие режим работы устройства при Обработке данной пары операндов. Если П 1 П 2- =11, то выполнятся суммирование двоичных кодов (Адв+ Вд), если П 1 П 2 = 01, то выполняется суммирование кодов "золотой" 1- пропорции или 1-кодов Фибоначчи (Аз+ Вз), если П 1 П 2- 00, выполняется суммирование остатка, поступающеу по цепи обратной связи, с положительным (умноженным на Ф ) или отрицательным (в зависимости от знака С 1, С 2 остатка) значением делителя.Таким образом, если начинается выполнение операции деления, на входы первого регистра 1 устройства а (М = 1, 2, 3, , и + 10) подается делимое, на входы первого регистра 1 устройства Ьк (1 - 1, 2, 3, , и + 10) подается дополнительный код .отрицательного значения делителя, а на управляющие входы П 1 П 2 подается код операции суммироВания кодов золотОЙ 1-пропорции П 1 П 2 =01. Одновременно на входы Ь и Ьк.1 второго регистра 23 устройства подаются соответственно дополнительный код отрицательного значения делителя и положительное значение сдвинутого вправо на один разряд делителя. На тактовые входы первого регистра 1 синхрониэирующие сигналы подаютСя постоянно, на тактовые входы второго регистра 23 - только тогда, когда начинается выполнение новой операции деления и на его информационные входы подаются .цифры делителя. При продолжении выполнения операции деления на каждом седьмом такте работы конвейера на управляющие входы П 1 П 2 устройства должны подаваться сигналы П 1 П 2 = 00, при этом происходит суммирование очередного остатка отделения, поступающего(со сдвигом влево на один разряд) по цепи обратной связи, с отрицательным значением делителя (если знаки этого остатка С 1 Ф С 2) или с положительным значением делителя (если С 1 = С 2), а также суммируется со старшим знаковым разрядом С 1, который подается на первый вход рк(К = 1) переноса первого разряда устройства (тем самым осуществляется коррекция при сдвиге остатка).Таким образом, в первом разряде устройства фактически производится коррекция, так как на входы а, Ьк, Ьк операндов подаются нули, а суммируются только старший разряд суммы, поданный на первый вход рф = 1) переноса, и этот же старший разряд суммы, поступивший на вход 3+1 по цепи обратной связи. При выполнении операции деления конвейерное вычислительное устройство занимает каждый седьмой такт, поэтому в премежутке между этимитактами устройство может выполнять операции суммирования.При выполнении операции деления операнды подаются начиная с второго разряда устройства, при выполнении остальных операций - начиная с первого разряда устройства,Для примера рассмотрим работу М-го (к = 1, 2, 3 и+10) разряда конвейерного вычислительного устройства.Пусть на 1-м такте осуществляется прием к-х разрядов операндов А и В на входы а и Ь первого и второго разрядов первого регистра 1 (если выполняется операция суммирования) или М-х разрядов операндов А и В на входы а и Ь первого и второго разрядов первого регистра 1, а также разрядов Ьи и Ьделителя на входы первого и второго разрядов второго регистра 23 (если начинается операция деления).Кроме того, тактирование второго регистра 23 осуществляется только тогда, когда начинается выполнение новой операции деления. Одновременно из предыдущего М- го.разряда устройства на выходе с третьего по одиннадцатый первого регистра 1 поступают соответственно перенос из 1-2-го разряда в 1 с-Й разряд р, перенос из (К)-го разряда в К+1-Й разряд рк+1 два оазряда промежуточной суммы Ьи , 5-2 ., первый управляющий сигнал П 1, разряды суммы 5-3, Зм, 1(-5, второй упрэвляющиЙ сигнал П 2, из последующего к+6-го разряда устройства на вход двенадцатого разряда первого регистра 1 поступает разряд суммы Я,+1, из предыдущего к-го разряда устройства на входы тринадцатого и четырнадцатого разрядов первого регистра 1 поступают разряды знаков суммы С 1 и С 2,В зависимости от сигналов П 1 и П 2 на входы одноразрядного двоичного сумматора 4 через четвертый 16 и пятый 17 элементы ИЛИ поступают либо а и Ь (П 2 = 1, т. е. производится операция суммирования или начинается операция деления), либо Я(разряд остатка) и разряд делителя (П 2 = О, т. е. производится операция деления). Фор,ирование разряда делителя происходит в зависимости от цифр знаков суммы С 1 С 2 посредством выбора одного из разрядов делимого Ькили Ьи, хранящихся во втором регистре 23, с помощью восьмого 19, двенадцатого 20, тринадцатого 24, четырнадцатого 2 ь элементов И, шестого элемента ИЛИ 21 и элемента Н Е 22. При этом если С 1 = С 2, выбирается разряд Бдополнительного кода отрицательного значения делителя В, если С; ; С 2, то выбирается разряд В20 25 30 35 40 умноженного на Й 1 положительного значения делителя В. В свою очередь, остаток в каждом такте деления сдвигается на один разряд влево по конвейерному вычислительному устройству с помощью обратной связи, соединяющей выход суммы (1+6)-го разряда устройства с входом Яданного 1 с-го разряда устройства.После выбора слагаемых осуществляется суммирование либо в "золотом" 1-коде или 1-коде Фибоначчи (П = 0), либо в двоичном коде(П 1= 1). Если П 1= 1, то выход суммы С однозарядного: двоичного сумматора 4 г 1 роходит через четвертый элемент И 6 и третий элемент ИЛИ 15 и поступает на выход суммы 1-го. разряда устройства, аналогично выход переноса Ь одноразрядного двоичного сумматора 4 через первый элемент И 7 и первый элемент ИЛИ 8 поступает на первый вход переноса следующего Ю-го разряда устройства, Если происходит суммирование в избыточном коде (П 1 = О), то вычисленные в одноразрядном двоичном сумматоре 4 разряды суммы С и переноса пь а также разряды промежуточной суммы 3-1 , Яиз пятого и шестого разрядов первого регистра 1 поступают на шифратор 5 промежуточных сумм, где формируется перенос в 1+2-й разряд рк+2 и разряды суммы Як, 3-1, Як. В тс же время с помощью второго 11, шестого 12 и седьмого элементов И и второго элемента ИЛИ 14 произвоДится, если это возможно, свертка разрядов суммы 3-5, Я, Як-з (набор 011 заменяется набором 100), поступающих из восьмого, девятого и десятого разоядов первого регистра 1. Через третий элемент И 10 и третий элемент ИЛИ 15 полученный результат проходит на выход суммы 1-го разряда конвейерного вычислительного устройства.Аналогично формируется первый перенос в последующий 1+1-й разряд устройства с помощью пятого элемента И 9 и первого элемента ИЛИ 8. На 1+1-м такте содержимое узлов М-го разряда конвейерного вычислительного устройства передается на соответствующие входы 1+1-го разряда конвейерного вычислительного устройства, а именно разряд переноса с выхода первого элемента ИЛИ 8 подается на первый вход перекоса 1+1-го разряда устройства, информация с выходов шифратора 5 промежуточных сумм передается соответственно на второй выход переноса, первый и второй входы промежуточных суммпервый вход сумме 1+1-го разряда устройства, прямой выход седьмого разряда первсго регистра 1 соединен с первым управлякгщим входом 1(+1-го разряда устройства, с выходов шестого и седьмого элементов И 12 и 13 информация поступает на второй и третий входы сумм к+1-го разряда устройства, прямой выход одиннадцатого разряда первого регистра 1 поступает на второй управляющий вход 1+1-го разряда, прямые выходы тринадцатого и четырнадцатого разрядов первого регистра 1 соединены соответственно с первым и вторым разрядами множителя 1+1-го разряда устройства, выход суммы М-го разряда конвейерного вычислительного устройства подается на вход двенадцатого разряда первого регистра 1 Ь 6-го разряда конвейерного вычислительного устройства.Описанные преобразования повторяются для каждого разряда устройства. В случае избыточного кода результат суммирования принимается следующим образом: с выхода суммы четвертого разряда устройства снимается старший разряд переполнения, с выхода суммы пятого разряда - младший разряд переполнения, с выхода суммы шестого разряда - старшая первая цифра результата и т. дс выхода суммы и+5-го разряда л-я цифра результата,Результат деления снимается с выхода разряда частного второго разряда конвейерного вычислительного устройства: на девятом такте работы устройства в режиме деления формируется цифра частного с весом а, через семь тактов (на шестнадцатом) формируется цифра частного с весом би т, д., и-разрядое частное вычисляется за (7 п+2) тактов. Для приведения частного к минимизированной форме представления при необходимости нужно произвести его свертку.Формула изобретения Конвейерное вычислительное устройство, содержащее в каждом разряде одноразрядный двоичный сумматор, семь элементов И, три элемента ИЛИ, первый регистр и шифратор промежуточных сумм, причем выход переноса одноразрядного двоичного сумматора соединен с первым входом первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход второго элемента И соединен с первым входом второго элемента ИЛИ, выход которого подключен к первому входу третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ,. выход которого соединен с выходом суммы данного разряда устройства, входы. разрядов первого и второго операндов конвейерного вычислительного устройства соединены соответственно с входами первого и второго разрядов первого регистра, входы третьего и четвертого разрядов которого соединены с первым и вторым входами переноса данного разряда конвейерного20 25 30 35 40 50 55 вычислительного устройства, входы пятого и шестого разрядов первого регистра соединены с первым и вторым входами промежуточных сумм данного разряда конвейерного вычислительного устройства, вход седьмого разряда первого регистра соединен с первым входом признака кода операции конвейерного вычислительного устройства, входы восьмого, девятого и десятого разрядов первого регистра соединены соответственно с первым, вторым и третьим входами сумм разряда конвейерного вычислительного устройства, выход третьего разряда первого регистра соединен с первым входом одноразрядного двоичного сумматора, выход суммы которого подключен к первому входу шифратора промежуточных сумм и к первому входу четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход переноса одноразрядного двоичного сумматора соединен с вторым входом шифратора промежуточных сумм, выход четвертого разряда первого регистра соединен с первым входом пятого элемента И, выход которого подключен к второму входу первого элемента ИЛИ, выход которого соединен с первым входом переноса следующего разряда конвейерного вь;числительного устройства, выходы пятого и шестого разрядов первого регистра соединены соответственно с третьими и четвертыми входами шифратора промежуточных сумм, прямой выход седьмого разряда первого регистра соединен с вторыми входами первого и етвертого элементов И и с первым входом признака кода операции следующего разряда конвейерного вычислительного устройства, инверсный выход седьмого разряда первого регистра соединен с вторыми входами третьего и пятого элементов И, прямой выход восьмого разряда первого регистра соединен с первыми входами второго и шестого элементов И, инверсный выход восьмого разряда первого регистра соединен с первым входом седьмого элемента И, второй вход которого соединен с вторым входом второго элемента И и подключен к прямому выходу девятого разряда первого регистра, инверсный выход которого соединен с вторым входом шестого элемента И, выход десятого разряда первого регистра соединен с вторым входом второго элемента ИЛИ, выходы шифратора промежуточных сумм соединены соответственно с вторым входом переноса, с первым и вторым входа. ми промежуточных сумм и с первым входом суммы следующего оазряда конвейерного вычислительного устройства, выходы шестого и седьмого элементов И соединены соответственно с вторым и третьим входами сумм следующего разряда конвейерного вычислительного устройства, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных воэможностей за счет выполнения операции деления в "золотых" 1- кодах, оно дополнительно содержит в каждом разряде второй регистр, семь элементов И, три элемента ИЛИ, один элемент НЕ, причем входы первого и второго разрядов второго регистра соединены соответственно с входами разрядов отрицательного и положительного, сдвинутого на один разряд, значений второго операнда данного разряда конвейерного вычислительного устройства, выход первого. разряда второго регистра соединен с первым входом восьмого элемента И, первые входы девятого и десятого элементов И соединены соответственно с выходами первого и второго разрядов первого регистра, вход одиннадцатого разряда которого соединен с вторым входом признака кода операции разряда конвейерного вычислительного устройства, вход двенадцатого разряда первого регистра соединен с выходом суммы последующего восьмого по счету от данного разряда конвейерного вычислительного устройства, входы тринадцатого и четырнадцатого разрядов первого регистра соединены соответственно с первым и вторым входами знака суммы данного разряда конвейерного вычислительного устройства, прямой выход одиннадцатого разряда первого регистра ссединен с вторым входом признака кода опеоации следующего разряда конвейерного вычислительного устройства и с вторыми ьхсдами девятого и десятого элементов И, выходы которых соединены соответственно с первыми входами четвертого и пятого элементов ИЛИ, выходы которых соединены соответственно с вторым и третьим входами одноразрядного двоичного сумматора, второй вход четвертого элемента ИЛИ соединен с выходом одиннадцатого элемента И,второй и третий входы пятого элемента ИЛИ соединены соответственно с выходами восьмого и двенадцатого элементов И, втоой вход восьмого элемента И соединен с выходом шестого элемента ИЛИ и с входом элемента НЕ, выход которого соединен с первым входом двенадцатого элемента И,второй вход которого соединен с выходом второго разряда второго регистра, инверсный выход одиннадцатого разряда первого регистра соединен с первыми входами одиннадцатого, тринадцатого и четырнадцатого элементов И, прямой выход двенадцатого разряда первого регистра соединен с вторым входом одиннадцатого элемента1693601 Составитель Н. МаркеловаТехред М.Моргентал Корректор С, Шевкун Редактор А. Козориз Заказ 4078 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 415 Производственно-издательский комбинат Патент", г. Ужгород, ул.Гагарина, 101 И, прямые выходы трИнадцатого и четырнадцатого разрядов первого регистра соединены соответственнО с первым и вторым входами знака суммы следующего разряда конвейерного вычислительного устройства, а также с вторым и третьим входами четырнадцатого элемента И, инверсные выходы тринадцатого и четырнадцатого разрядов первого регистра соединены соответственно с вторым и третьим входами тринадцатого элемента И, выход которого связан с первым входом шестого элемента ИЛИ, второй вход которого соединен с выходом четырнадцатого элемента И, выход суммы данного разряда конвейерного вычислительного устройства соединен с входом двенадцатого разряда первого регистоа предыдущего седьмого по счету, начиная с данного разряда конвейерного вычислительного устройства, выход суммы седьмого разряда конвейерного вычислительного ус тройства соединен с первым входом переноса и с первым входом знака суммы первого разряда конвейерного вычислительного устройства, выход суммы восьмого разряда конвейеоного вычислительного ус тройства соединен с вторым входом знакасуммы второго разряда конвейерного вычислительного устройства, выход шестого элемента ИЛИ второго разряда конвейерного вычислительного устройства соединен с 15 выходом разряда частного конвейерноговычислительного устройства,