Амербаев

Номер патента: 1837293

Опубликовано: 30.08.1993

Авторы: Амербаев, Бондаренко, Макеев, Пак, Турмухамбетов, Шершавов

МПК: G06F 11/08

Метки: исправления, обнаружения, ошибок

...выхода к торого значение ранга поступает на вход б ока 7,1 памяти, Эти константы вместе с к нстантами для расширения на контрольн 1 е основания суммируются с помощью сумматоров 8.1 - 8.3 первой группы, образуя о татки числа, представленного вычетами и информационным основаниям, по контр льным основаниям, На сумматорах 9,1 - 9, второй группы они вычитаются из о татков, поступивших по контрольным вход м 3.1 - 3.3, через входные регистры 4,1 - 4.345 вт рой группы, образуя невязку, Величины н вязки по двум наименьшим контрольным основаниям образуют адрес, по которому из второго блока 7.2 памяти извлекаются величины возможныхошибок Ь и бит выбора(1)подтаблицы юиз третьего блока 7.3 памяти и третьему контрольному основанию, пост пающему с...

Номер патента: 1587639

Опубликовано: 23.08.1990

Авторы: Амербаев, Пак, Суюндиков, Турмухамбетов

МПК: H03M 7/18

Метки: код, кода, модулярного, позиционный

...сумматора 7, .39 5 15876 является адресом блока 8 хранения констант ранга, следующие Й/2 разрядов сумматора 7 используются в схеме 9 сравнения с константой, которая может быть реализована посредством элемента И-НЕ, младшие Й/2 разрядов игнорируются, В и+1 такте в момент времени , по сигналу с входа 15 из блока 8 хранения констант ранга конс О такта разрядности ш через блок 10 элементов ИЛИ считывается в сумматоре 5 и константа разрядности й через блок 11 элементов ИЛИ считывается в сумматоре 6 поправки, а сигнал15 со схемы 9 сравнения с константой выдается на выход 18 устройства.В момент времени С после установления переходных процессов по сигналу с входа 14 в сумматорах 5 и 6 фик-сируется новая сумма. При этом в сумматоре 6...

Номер патента: 1541605

Опубликовано: 07.02.1990

Авторы: Амербаев, Пак, Суюндиков, Турмухамбетов

МПК: G06F 7/72

Метки: арифметике, масштабирования, модулярной, чисел

...параметр. Устройство работает следующим образом,Код числа в остатках, которое необходимо промасштабировать, по входам 1 группы поступает на адресные входы блоков 2 - 4 хранения констант. Константы, считанные из блоков 2 - 4 хранения констант по сигналу входа 16, суммируются соответственно в блоках 6 и 7 сумматоров и блоках 8 модульных сумматоров. При этом в блоке 6 сумматоров на выходах старших 11 оя п разрядов формируется2значение ранга входного числя, сигналы выходов следующих г 1 о 8 п разрядов анализируются в схеме 9, выход кото5 15,4160рой является выходом 5 устройства,младшие1 о 8 п разрядов не используются. Логическая "1" на выходе схемы 9 означает правильность ранга (масштабирования).Промежуточные значения поправкии...

Номер патента: 1532924

Опубликовано: 30.12.1989

Авторы: Амербаев, Пак, Суюндиков, Турмухамбетов

МПК: G06F 7/72

Метки: арифметике, модулярной, позиционного, признака, формирования

...поступают и (где и - количествооснований) остатков Й;, Блок 2 хранения констант аналогично прототипу,содержит и ППЗУ объемом 2х 231 одрбит для каждого модуля (где К; - разрядность остатков), Блок 3 состоит изсумматоров разрядности 3 1 1 ок п битсобранных по пирамидальной схеме,В случае последовательного Формирования неточного ранга на вход 1 уст,ройства одновременно поступают кодыостатка и номера основания, блок 2:хранения констант содержит одно ППЗУ, 40а блок 3 суммирования реализован в виде накапливающего сумматора с входомобнуления и тактовым входом.Блок 3 суммирования имеет 31 о п 1,разрядный выход, из которых старшие1 о 1, п 1 разрядов образуют первуюгруппу Выодов блока 3 суммированияна которой формируется значение...

Номер патента: 1495800

Опубликовано: 23.07.1989

Авторы: Амербаев, Нугманов, Фомин, Хлевной

МПК: G06F 11/08, H03M 13/51

Метки: информации, коде, параллельном

...состоянии (в момент времени Т 0) сумматор 4 обнулен, триггер 18 по первому установочному входу 13 устройства установлен в нулевое состояниеПосле установки. устройства в исходное состояние на информационном входе 7 устройства появляется код символа а(х,), который появляется на выходе коммутатора 1. На группах 11 и 12 разрядов входа задания номера констант устройства установлены адреса х, и 0 . Таким образом, на выходе блока 5 хранения констант присутствует код х 0, а на выходе блока 3 умножения имеем значение а(х )х. В момент времени С содержимое регистров группы 2 сдвигается на одну позицию вправо и соответственно в крайнем левом регистре группы 2 будет записан код символа а(х), а.к нулевому содержимому сумматора 4 прибавляется...

Номер патента: 1368878

Опубликовано: 23.01.1988

Авторы: Амербаев, Коляда, Селянинов, Чернявский

МПК: G06F 7/72

Метки: модулярной, системе, счисления, умножения, чисел

...случае11 ервый элемент 15 задержки осуществляет задержку на (Т+Те +5) тактов. 8878 2вается константа У, =/Х,/ ше/тп;,Х У; 50,1 ш;-1 1=11-1,Блок 18 вычисления интервальногоиндекса числа служит для определенияпо входному модулярному коду (М,от,Е) ЧИСЛа А, ГдЕ М; =/А/а МаШИНного интервального индекса числа поформулее- /М е, от, /тп1 (А) = +,1 ) передается на вход блока19 суммирования вычетов, которые втечение очередных Т тактов, считаятекущий, вычисляют соответственновеличины 1(С) и 1 (формулы (1)и (3),На (Т+Т+5)-м такте работы величины 1(С) с выхода блока 18 вычисления интервального индекса числа ил(С) с выхода блока 17 суммирования вычетов поступают на входы схемы 21 сравнения с константой, 15На (Т+Т +6)-м такте работы величины 1(С) с...

Номер патента: 1317434

Опубликовано: 15.06.1987

Авторы: Амербаев, Коляда, Кравцов, Селянинов

МПК: G06F 7/552, G06F 7/72

Метки: вычисления, квадратного, корня, модулярной, системе, счисления, числа

...аргумента, номер которого определяется унитарным кодом,поступающим с выхода кольцевого счетчика 13 на выход 27 устройства. Вычисленное значение квадратного корняснимается с выхода блока 19 модульных сумматоров на выход 24 устройства, В случае завершения работы устройства по вычислению функции квадратного корня от всех входных аргументов соответствующий сигнал появляется на выходе 25 устройства,На первом такте работы устройства в первый регистр блока 9 регист 13 ров с входа 1 аргумента устройства поступает модулярный код числителя А значения А/р Маргумента, который также поступает на второй информационный вход блока 6 мультиплексоров, на управляющий вход которого поступает сигнал о =1, вслед 9 ствие чего с выхода блока 6...

Номер патента: 1176326

Опубликовано: 30.08.1985

Авторы: Амербаев, Бородин, Копосов, Рец

МПК: G06F 7/72, H03M 7/00

Метки: арифметическое, классов, остаточных, системе

...за"прета, выход 24 результата устройства, выходы 25-28 дешифратора 8,35Арифметическое устройство в системе остаточных классов работает следующим образом.При выполнении арифметических операций на входы 11, 12 и 13 операндов40заносятся коды операндов в индексном представлении (ЫЙ а, пд В,1 пд с). На вход дешифратора 8 подается код с входа 10 кода операции.В соответствии с кодом операции уст 45ройство, выполняет арифметическую опе 2рацию /+аВ тс/ в индексном предРставлении, базовую операцию перевода непозиционного кода в позиционный (полиадический )код по алгоритму Танаки и операцию перевода позиционного кода в код системы остаточных классов.Дешифратор 8 имеет четыре выхода.Выход 25 (однобитовый ) соответствуетзнаку слагаемого, выход 26...

Номер патента: 903885

Опубликовано: 07.02.1982

Авторы: Амербаев, Бияшев, Карпухин, Нугманов

МПК: G06F 11/10

Метки: исправления, кодах, корректирующих, ошибок

...сдвиг на 7 + 3 разряда влево или на 7 + 4 разрядавправо;- сдвиг на 7 + 4 разряда влеЧво или на 7 + 3 разряда 5вправо;о 5 - сдвиг на 7 + 5 разрядоввлево или на 71 + 2 разрядавправо;сС - сдвиг на 7 + 6 разрядов вле Ово или на 71 -1 вправо.Изобретение позволяет исправлять одиночные ошибки при циклическом сдвиге на любое число разрядов или вправо при увеличении числа разрядов сдвигателя 15 цо 21. 20Устройство для исправления ошибок в . корректирующих кодах по авторскому свидетельству М 796848, о т л и ч а ю - щ е е с я тем, что, с целью расширения функциональных возможностей за счет а исправления одиночных ошибок при циклическом сдвиге на любое число разрядов влево или вправо, в генератор модуля сдвига дополнительно введены три сумматора...

Номер патента: 894711

Опубликовано: 30.12.1981

Авторы: Амербаев, Бияшев, Евстигнеев, Черкасов

МПК: G06F 11/08

Метки: арифметических, исправления, кодов, обнаружения, ошибок, полиномиальных, преобразований

...(0 (. О й к =с .2 КЪ 1На чертеже представлена блок-схема устройства.Устройство "одержит (К+3) входных регистров 1 по числу обрабатываемых символов (байт), предназначенных для 65 временного запоминания символов, образующих обрабатываемое слово, дешифраторы 2-1, 2-2 2-К, предназначенные для дешифрации каждого символа (байта) обрабатываемого слова, блоки умножения по модулю р 2"ф, а (ю) - степень неприводимого многочлена) 3-1, 3-2 З-К, 4 - б, первый 7, второй 8, третий 9, четвертый 10, пятый 11, шестой 12 и седьмой 13 сумматоры по модулю два, блок 14 хранения констант умножения, первую 15, вторую 16, третью 17 и четвертую 18 схемы сравнения, элемент. ИЛИ 19 первый 20, второй 21 элементы И.Каждый дешифратор 2 имеет три вы" хода, на...

Номер патента: 796848

Опубликовано: 15.01.1981

Авторы: Амербаев, Бияшев, Карпухин, Нугманов

МПК: G06F 11/10

Метки: исправления, кодах, корректирующих, ошибокв

...с информационным, служит: 40совместно с последним для выявленияи исправления ошибок в соответствиис применяемым корректирующим кодом(например, обобщенным кодом Хэминга),т. е. между информациОнным и контрольным словами существует некотороесоответствие. Однако при циклическом сдвиге в информационном и контрольном словах в общем случае этосоответствие нарушается, т. е. кодовое слово, состоящее из информационного и контрольного слов, перестаетбыть кодовыМ и, следовательно, одиночная ошибка, возникшая в нем, может быть неисправлена.55Изобретение позволяет путем формирования особым образом контрольных разрядов (контрольного слова) при циклическом сдвиге на любое число разрядов обеспечить соответствие между информационными и контрольными...

Номер патента: 794728

Опубликовано: 07.01.1981

Авторы: Амербаев, Бияшев, Карпухин, Нугманов

МПК: H03M 13/05

Метки: декодирования, ошибок, скоррекцией

...разрядов, регистр 3 второй группы контрольных разрядов, формирователь 4 контрольных разрядов, сумматоры 5 первой группы 5 контрольных разрядов, сумматоры 6 второйгруппы контрольных разрядов, дешифратор 7 обратной величины, блок 8 умножения двух величин, дешифратор 9 номера ошибочной позиции, блок 10 вентилей и блок 11 0 сумматоров коррекции. Выходы блока сум, ПетроваКорректоры: О, Т ак каз 524/16 Изд. Мф 163 Тираж 1007 НПО Поиск Государственного комитет по делам изобретений и открыти 113035, Москва, Ж, Раушская наб/5 Типография, пр. Сапунова маторов коррекции являются выходами устройства,Устройство работает следующим образом,На входы формирователя 4 поступает и знаков (групп) по и разрядов в каждом с выходов регистра 1, где...

Номер патента: 763886

Опубликовано: 15.09.1980

Авторы: Амербаев, Евстигнеев, Ицкович

МПК: G06F 5/02

Метки: дешифратор, классов, кодов, остаточных, системе

...соответствуют прошивки входных обмоток в положительном направлении, знакам входной матрицы связи в дешифраторе соответствуют прошивки входных обмоток в отрицательном направлении, В качестве выходной матрицы связи принята транспонированная матрица кода СОК И порядка ЯхЯ=19 х 12, записанная в виде единиц и нулей. Символу 1 выходной матрицы связи соответствует наличие прошивки на соответствующем трансформаторе, символу 0 - отсутствие прошивки. Матрица Ь имеет вид 100 100 100 100 010 010 010 010 001 001 001 001 100 010 001 000 010 001 000 100 001 000 100 010 000 100 010 001 100 001 000 010 010 000 100 001 001 000 010 000 ООО 100 001 ООО ООО 010 000 100 100 000 010 000 010 000 001 000 001 000 000 100 000 100 000 010 000 010 ООО 001 000 001...

Номер патента: 744549

Опубликовано: 30.06.1980

Авторы: Альзамарова, Амербаев, Бородин, Петухов

МПК: G06F 5/02

Метки: классов, код, кода, остаточных, позиционный, системы

...схема предлагаемого устрбиства:Устройство содержит группу входных регистров 1 остатков числа поформула изобретения комплексным основаниям, группы вход-,ных регистров 2 остатков числа покомплексно-сопряженным основаниям,группы сумматоров 3 действительнойчасти, соответствующие каждому модулю оснований, содержащие сумматоры4 модульной суммы, сумматоры 5 модульного произведения действительнойчасти, сумматоры б составного произведения действительной части; сумматор 7 позиционного кода действительОной части, выходной регистр 8 действительной части, блоки 9 сумматоровмнимой части, соответствующие каждому модулю оснований, содержащиесумматоры 10 модульной разности,сумматоры 11 модульного произведениямнимой части, сумматоры 12...

Номер патента: 542194

Опубликовано: 05.01.1977

Авторы: Альзамарова, Амербаев, Белова, Бияшев, Черкасов

МПК: G06F 11/08, H03M 13/51

Метки: арифметичных, исправления, кодов, обнаружения, ошибок, полиномиальных, преобразований

...ошибок, которым необходимо и достаточно 2 с, избыточных симвопов.Рассмотрим процедуру декодирования одиночной ошибки (под одиночной ошибкой понимается ошибка в символе) при двух бО бпоков анализа на нуль, выходы которыхсоединены со входами двух блоков-хранения констант исправления и блока анализа на нуль, Выходы двух блоков хранения констант исправления соединены спервым и вторым входами третьего сумматора по модулю два, выход которогоявляется выходом устройства. Вторыевходы двух дополнительных блоков анапиза на нуль и третий вход третьего сум- щматора по модулю два являются входамиустройства,На чертеже показана блок.хема устройства дпя обнаружения и исправления ошибокарифметичных преобразований полиномиальных кодов. При...

Номер патента: 377766

Опубликовано: 01.01.1973

Авторы: Акушский, Амербаев, Кокорин, Седов

МПК: H03M 7/18

Метки: позиционных, формирования

...регистра 1 подаются на входы запоминающих устройств 4, Адресом для обращения в таблицу констант служит двоичный код остатков, записанный на входном регистре по соответствующему основанию. Двоичные коды констант с выходов блока 2 хранения констант для преобразования кода поступают на входы сумматоров б и 7, а двоичные коды с выходов блока 3 хранения констант сдвига поступают на входы регистра 5 для временного запоминания сдвинутого числа А. В процессе работы устройства содержимое регистра 5 сдвига записывается на входной регистр 1, С выходов сумматоров б и 7 сигналы суммы и переноса поступают на входы сумматоров 8 и 9.С выходов сумматора 9 сигналы поступают на вход сумматора 10 старших разрядов для получения промежуточной суммы...

Номер патента: 365701

Опубликовано: 01.01.1973

Авторы: Акушский, Амербаев, Кокорин, Седов, Юдицкий

МПК: H03M 7/18

Метки: iтйё, всесоюзная

...двоичный код ранга входного числа); схему 11 анализа содержимого старших разрядов результата, предназначенную для выработки признаков зака и переполнения входного числа; выходной регистр 12 для временного запоминания преобразованного числа.Устройство работает следующим образом.Код числа 1, для которого необходимо выработать позиционные признаки, по входным шинам принимается на входной регистр 1. Выходные сигналы входного регистра подаются на входы блока 2 хранения констант. Адресом для обращения в соответствующую таблицу констант служит двоичный код остатка, записанный на входном регистре по соответствуюЗаказ 1043 Изд Ьго 1105 Тираж 547 ПЦНИИПИ Комитета по делам изобретений и открытий при Совете МинистрМосква, Ж, Раушская наб., д....

Номер патента: 398950

Опубликовано: 01.01.1973

Авторы: Акушский, Амербаев, Захаров, Кокорин

МПК: G06F 11/10

Метки: исправления, классов, обнаружения, остаточных, ошибок, системе

...1 )Как следует из указанного предложения, разброс синдромов, связанный с формированием неточеного ранга, невелик (определяется параметром р). Аналитическая форма синдромов указывает алгоритмический прием подбора .контрольных ооцований Кь К 2, удовлетворяющих требованию разделимости ошибок.Устройство контроля и иеправлеиия внформнции содержит (см. чертеж) входной регистр 1, предназначенный для временного запоминания остатков числа х по соответствующим модулям отдельно; устройство 2 для хранения констант исправления, представляющее собой односторонние долговременные запоминающие устройства для каждого модуля; блок д, предназначенный для хранения констант; блок 4 вычисления неточното ранга числа при расширении с оонований Р иа ЯК 1 К,...

Номер патента: 398949

Опубликовано: 01.01.1973

Авторы: Акушский, Амербаев, Кокорин, Рыков, Юдицкий

МПК: G06F 7/52

Метки: классов, округления, остаточных, системе, числа

...65 чисел введем одно избыточное основание, гавное 2. Введенная избыточность позволяет. вопервых, сформировать Величину б параллельно формированию величци- - по основа 1 о 1 Аниям р, рь , р., и /1, /, / , соответственно; во-вторых, это позволяет при операции расширения с основа,ний д 1, /2, ., /;На р рь "Гх ., р(с целью формирования величины,. -Аиспользовать аппаратуру неточного ранга дляформирования точной величины ранга),При этом погрешность округления е оудет2изменяться в пЯеделах О-"г( -- .9 РСхема устройства изображена на чертеже.Устроиство содсркт входной регистр 1 для временного запоминания остатков числа А по соответствующим осгиовяниям, блоки 2 и 3 хранешя констант по Основаниям рабочего и дополнительного диапазонов...

Номер патента: 328448

Опубликовано: 01.01.1972

Авторы: Акушский, Амербаев, Кокорин, Рыков, Юдицкий

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, полиадический, системы

...двоичный код остатка, записанный на входном регистре по соответствующе му основанию. Двоичные коды остатков с выходом запоминающих устройств 3 поступают на сумматоры 4 - 9, 11, 13 по соответствую 11-(х 1 епг, ",лл), =Лг)р, 1.(1 г (гг,По каждому К-ому столбцу перекодировки Х, л; Хг 1 е, . Х 1 е,гсуммируются по пгогг Р 1, с учетом переполнений, поступивших из предыдущего столбца, одновременно вырабатываЮтСя ПЕрЕПОЛНЕНИя За твгг Р 1 е дЛя уЧЕта ПрИ суммировании перекодировок в (К+1) столбце.В итоге по каждому столбцу будут получены цифры искомого полиадического кода: Х,; Х,; ; Х 1, Х, причем число переполнений за тогг Р при суммировании по последнему столбцу определит ранг (У) числа Лг. требуется получить полиадический код числа Уг1 Ч (Х 1...

Номер патента: 281900

Опубликовано: 01.01.1970

Авторы: Аай, Амербаев, Овчинников

МПК: G06F 7/38

Метки: логическое, пороговое

...основанию Р+г получается ситнал величины ранга числа У,25 Пороговое логическое устройство, содержащее схемы совпадения, отличающееся тем, что, с целью повышения быстродействия и экономии оборудования при,выполнении операции расширения диапазона представления 30 чисел,в системе счисления в остаточных класПредложенное пороговое логическое устройство предназначено для применения,в вычислительной технике и автоматике.Известны пороговые логические устройства. К недостаткам известных пороговых логических устройств относятся малое быстродействие и большой объем оборудования при выполнении операции расширения диапазона представления чисел,в системе счисления,в остаточных классах.Предложенное устройство отличается от известных тем, что оно...