Устройство для контроля выполнения программ

(51) 5 С 06 Г 11/2 ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) У НИЯ ПР (57) И тельчо зов ано ЫПОЛНЕ-. НТРО СТРОЙСТВО ДЛЯ КО ЛНОГРАММзобретение относится кй технике и может бытьдля контроля выполнен ычисл споль проный вход 22 устройства, вход 23 запуска контроля, вход 24 признакаконтрольной метки,.тактовый вход 25устройства, вход 26 "Готовность",вход 27 сброса, выход 28 фиксациинеисправности и информационный выход 29 устройства,Устройство осуществляет контрольвыполнения программ для управляющихЭВМ и микропроцессорных контроллеров,1в которых в ремя выполнения команд может измеряться в периодах синхронизирующего генератора.Пля контроля берется готовая, полностью отлаженная программа, представляющая собой некоторую последовательность команп, которая разбиваетсяна контролируемые участки - сегмен 1 ы. ычисли исполь- функциоикро- выполГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР 1(56) Кецпгорг Р, ев, Мцсгосошрц 1 ег Гац 1 й Леес 1 доп цвдпя 1 Ье хшеЪавей шегЬод, Ьагяе Яса 1 е Тп 1 евгаг.1 оп, ЕНКОМ 1 СКО Бушр., 4 Г.Ь, Мцп 1 сЬ, 1978, Ргос, р.р. 74-79, Рсв.3.Авторское свидетельство СССР В 1307460, кл. С 06 Р 11/28, 1987. Изобретение относится к втельной технике и может бытьзовано для выявления ошибокнирования оборудования ЭВИ и мпроцессорных систем в процессенения программ.Цель изобретения . -стоверности контроля.На фиг. 1 показана функциональнасхема устройства; на фиг. 2 в . временая диаграмма работы устройства.Устройство содержит две схемы1 и 2 сравнения, четыре счетчика3-6, триггер 7, шесть элементовИ 8-13, элемент И-НЕ 14, три элемента ИЛИ 15-17, два элемента 18 и 19задержки, регистр 20 контрольнойметки, блок 21 памяти, информационграмм управляющих вычислительных машин и микропроцессорных контроллеров. Цель - повышение достоверностиконтроля. Устройство содержит регистрконтрольной метки, постоянный запоминающий блок, четыре счетчика времени, две схемы сравнения, триггер,шесть элементов И, два элемента задержки, три элемента ИЛИ, элементИ-НЕ, триггер прерывания. Устройствообеспечивает контроль по максимальнои минимально допустимым временамвыполнения М правильности следованияконтролируемых программных участков,а также контроль минимального и максимального допустимого времени снятия готовности медленнодействующимиустройствами ввода-вывода и памяти,21 (2 2 3: (4, 5, 4: (2, 6, 5: (3, 7, 6: (5, 7, 7: (2, 8, 8: (6, 8,45 3 15416 Размерность сегментов и их количество определяются информационной емкостью входа 22 устройства, разрядностью используемых счетчиков времени и средним временем выполнения команд микропроцессором.. Каждому из сегментов ставится в4соответствие меткаи список вида (И;, М,Т ЬТ;, ь;, А; ), где И и М; - соответственно первая и вторая метки возможного программного перехода, Т; - минимальное время выполнения -го сегмента (без учета времени.снятия готовности), ЬТ, разность между максимальным и минимальным временами выполнения -го сегмента (также без учета возможного времени снятия готовности); - минимальное время снятия готовности на -м сегменте, дс - разность между максимальным и минимальным временами снятия сигнала готовности медленнодействующими (по сравнению с быстродействием процессора) устройствами вво.да-вывода и памяти.Времена Т, и ЬТ, вычисляются на основании времен выполнения команд, входящих в -й сегмент, и связей между ними. Временаи 6.,; определяются временными характерчстиками используемых в системе медленнодействуюшнх устройств и возможной частотой обращения к ним на 1.-м сегменте.Для графа програми проеденного на фиг. 2, где вершинами являются программные сегменты, а ребрами - возможные переходы между сегментами, можно составить следующие списки: Контроль в устройстве сводится к одновременной проверке длительнос ти выполнения программных сегментов и соответствия выполнения переходов графу, при-этом разрешены переходы только между сменными вершинами (сегментами) в соответствии с возможным 55 направлением переходов при выполнении ус,повийТ,с,сТ, ТСс,д. где , - время, фактически затраченное на выполнение -го сегмента;- время снятия готовности наэ.-м сегменте, в противномслучае устройство выдаетсигнал ошибки.Устройство работает следующим образом.При включении устройства по сигналу сброса, приходящему с входа 27сброса через элемент ИЛИ 17 на 8-входтриггера 7, устанавливая на выходе28 фиксации неисправности сигнал"Лог."1", показывающий наличие неисправности (а в данном случае отсутствие контроля), При этом "Лог."0",подаваемый с инверсного выхода триггера 7 на первые входы элементов И10-13, блокирует прохождение тактовыхсигналов с входа 25 устройства насчетные входы счетчиков времени ипрохождение сигнала с входа 24 прихода контрольной метки на выходыэлементов И 10 и 11,Для запуска контроля процессор устанавливает номер контрольной меткина информационном входе 22 устройстваи подает сигнал на вход 23 запускаконтроля, который проходит черезэлемент ИЛИ 15 на вход записи регистра 20 контрольной метки, осуществляязапись в него номера контрольной метки, и на вход элемента 19 задержки,Значение номера контрольной меткиподается на адресные входы блока 21памяти, с информационных выходов которого информация подразделяется нашесть групп. Первая и вторая группыразрядов хранят значения М;, и М,которые подаются соответственно навторые информационные входы первой1 и второй 2 схем сравнения соответственно. Третья, четвертая, пятаяи шестая группы разрядов обеспечивают задание в первый 3, второй 4, третий 5 и четвертый 6 счетчики соответственно значений Т;, 6 Т,;, с; .По сигналу "Лог.1", приходящемучерез элемент 19 задержки на входызаписи счетчиков 3-6 и на К-входтриггера 7, осуществляется записьинформации в счетчики и сброс ихвыходов в "О", а также установкавыхода 28 фиксации неисправностиустройства в "0". На инверсном выходе триггера устанавливается "Лог,1",которая подается на первые входы5 15 элементов И 10-13 и разрешает прохождение тактовых импульсов с входа 25 устройства и срабатывание устройства при приходе сигнала с входа 24 контрольной метки. Элементы И 12 и 13 управляются сигналом, приходящим с входа 26 готовность" на вторые входы этих элементов, При этом нулевое значение сигнала "Готовность"соответствует нормальному состояниюи тактовые импульсы через элементИ 12 поступают на счетный вход первого счетчика 3 и второй вход элемента И 8.При уровне "Лог."1" на входе 26,что соответствует снятию сигнала готовности медленнодействующими устройствами, тактовые импульсы поступаютна счетный вход счтчика 5 и на второйвход второго элемента И 9. При этомсодержимое соответствующего счетчика уменьшается. При обнулении счетчика 3 (что соответствует отработкевременного интервала Т;) на его выходе устанавливается "Лог." 1", поступающая на первый вход элемента И 8,и начинается отсчет интервала ДТ; .При обнулении третьего 5 счетчикал,(что соответствует обработке с,) наего выходе устанавливается уровень"Лог,"1", разрешающий прохождениетактовых импульсов через элемент И 9на счетный вход счетчика б, т,е, обработку 6 с,.При нормальном выполнении программного сегмента В соответствии с ходомвыполнения программы процессор наинформационный вход 22 устройства выставляет новую контрольную метку че 1рез время 1 +, причем Т( , г. Т; +(;+ (т,е. выходы счетчиков 5и 6 установлены в состояния "Лог."1"и "Лог."0" соответственно), а значение новой метки, поступающей на первые информационные входы схем 1 и 2сравнения, должно соответствовать М 1или М; . При сравнении значения контрольной метки со значением М,1 илиМ; выход соответствующей схемы сравнения устанавливается в "Лог.1", через элемент ИЛИ 16 "Лог."1" подаетсяна первый вход элемента И-НЕ 14.При правильном выполнении программ на входы элемента И-НЕ 14 подаются три "Лог."1", на входы эле 41618 6мента или 17 подаются три "лог."О"и соответственно с выхода элементаИ-НЕ 14.на П-входе триггера 7 и свыхода элемента ИЛИ 17 на Б-входтриггера 7 подаются значения "Лог."0".Сигнал прихода контрольной метки отпроцессора поступает с входа 24 устройства на вход элеменТа 18 задержкии второй вход элемента И 11 ,на пер Овам входе которого Лог. 1 ) и проч 11 1ходит на С-вход триггера 7 , но со стояние выхода 2 8 триггера 7 н е меняет"1ся, так как на его В- и 0-входахсостояние "Лог."О". Поэтому на первом входе элемента И 10 сохраняетсясостояние "Лог."1" и сигнал с выходаэлемента 18 задержки проходит черезэлемент ИЛИ 10, через .элемент ИЛИ 15 20 на вход записи регистра 20 и входэлемента 19 задержки. В регистр 20контрольной метки записывается значение контрольной метки, поступающеена его информационный вход, информа ция на выходе блока 21 памяти устанавливается в соответствии с адресомна выходе регистра 20. Проходя черезэлемент 19 задержки на входы записисчетчиков 3 и 4, положительный им пульс осуществляет запись в них установившейся на выходах блока 21 памяти информации и сброс выхода счетчиков в "Лог.0. При поступленииположительного импульса на К-входтриггера 7 состояние "Лог."0" на его 35 выходе 28 фиксации неисправности сохраняется в "Лог,"О", с инверсноговыхода триггера 7 "Лог."1" поступает на элементы И 10-13, разрешаяконтроль выполнения программы на новом программном сегменте,Если при приходе новой контрольной метки на устройство не произойдет сравнение ее ни с одним из значе 45 ний Мили Мили к этому моменту времени не произойдет обнулениепервого счетчика 3 и установки в"Лог,"1" его выхода, или обнулениесчетчика 5 и установки в "Лог.1"его ВыхОдя тО с Выхода элементаИ-НЕ 14 "Лог,"1" поступает на Р-входтриггера 7 и по "Лог,".1", приходящей с входа 24 устройства через элемент И 11 на С-вход устройства, триггер 7 перебрасывает состояние выхода 28 фиксации неисправности в"Лог."1", При этом "Лог."О" с инверсного выхода триггера запирает элемен,ты И 10-13Если произойдет обнуление содержимого счетчика 4 и установка ега выхода в "Лаг."1" (значение г., превысит Т, + АТ,) или обнуление содержимого четвертого 6 счетчика и установка его выхода в "Лог."1" (значение 1.; превысит 1."; + Ль,), то "Лог."1"с выхода элемента ИЛИ 17 поступитна В-вход триггера 7, устанавливаявыход 28 фиксации неисправности в"Лог."1". На инАормационном выходе29 устройства сохраняется номер последней контрольной метки правильного выполнения прсграммы,Таким образом, предлагаемое уст-.ройство позволяет фиксировать неправильное выполнение программных сегментов, следствием которого являютсявыход на метку, не соответствующуюграфу переходов, уменьшение временивыполнения программ (1:;( Т,), превышение времени выполнения (г. Т, ++КТ;), а также изменение времениобращения к устройствам - уменьшение (с; с ., ) и превышение (;с; ++ Ь ; ) времени доступа к устройствам,Формула изобретения Устройства для контроля выполнения программ, содержащее два счетчика времени, две схемы срагиеиия, ,"етыре элемента И, триггер, элемент здгдержки, элемент ИЛИ и регистр контрольной метки, группа информационных входов которого объединена с первыми группами инАормационных входов и первой и второй схем сравнения и подключена к группе информационных входов устройства, группа выходов регистра является группой инйормацианных выходов устройства, выход первого счетчика подключен к первому входу первого элемента И, выход которого подключен к счетному входу второго счетчика, прямой выход триггера является выходам фиксации неисправности устройства, инверсный выход триггера подключен к первому входу второго элемента И, второй вход которого подключен к выходу первого элемента задержки, о т л и ч а ю щ ее с я тем, что, с целью повышения достоверности контроля, в устройство введены блок памяти, третий и четверчьй счетчики времени, пятый и шестой элементы И, второй и третий элементы ИЛИ, элемент И-НЕ и второй элемент 10 15 20 25 30 35 40 45 50 55 задержки, причем вход запуска контроля устройства подключен к первомувходу первого элемента ИЛИ, второйвход которого подключен к выходувторого элемента И, выход первогоэлемента ИЛИ подключен к входу записи регистра контрольной метки и входу второго элемента задержки, выходкоторого подключен к входам записипервого, второго, третьего, четвертого счетчиков и Р-входу триггера,группа инАормационных Выходов регистра контрольной метки подключена кгруппе адресных входов блока памяти,шесть групп инФормационных выходовкоторого подключены соответственно квторым группам инАармацюиных входа,первой и второй схем сравнения игруппам инАсрмацианнь.х входов первого второго, третьего и четвертогосчетчиков времени, выходы первой ивторой схем сравнения подключены соответственно к первому и второму входам второго элемента ИЛИ, выход кстарога подключен к первому входуэлемента ИЛИ-НЕ второй вход которого объединен с первым входом первогоэлемента И и подключен к выходу псреполнения первого с етчика, третийвход элемента И-НК объединен с первымвходамшестага элемента И и исдкгпочен к выходу переполнения третьегосчетчика, выход элемента И-НЕ подключен к 0-входу триггера, вход признакаконтрольной метки устройства подключен к входу первого элемента задержки и первому входу третьего элемента И, выход которсга подключен кС-входу триггера, инверсный выход котарога подключен к второму входутретьего и первым входам четвертогаи пятого элементов И, тактовый входустройства подключен к вторым входамчетвертого и пятсго элементов И, входиГотовнастьустройства подключенк третьим входам четвертого и пятогоэлементов И, выход четвертого элемента И подключен к счетному входу первого счетчика .и второму входу первого элемента И, выход пятого элементаИ подключен к счетному входу третьего счетчика и второму входу шестогоэлемента И, выход которого подключенк счетному входу четвертого счетчика,вход сброса устройства подключен кпервому входу третьего элемента ИЛИ,второй и третий входы которого подключены соответственна к выходам пег. афроно ректор:М нец иям при ГКНТ СС/5 з 282 Тираж 5 б 5 ПодписноНИИПИ Государственного комитета по изобретениям и от113035, Москва, Ж, Раушская наб.,В Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 реполнения второго и четвертьго счетчиков, выход третьегож И И 9 Составитель И едактор А. Козориз Техред М.Диды15416181 Оэлемента ИЛИ подключен к Б-входу триггера.