Патенты с меткой «логического»

Номер патента: 147034

Опубликовано: 01.01.1962

Авторы: Григорьян-Чтенц, Плотников

МПК: G06F 11/14

Метки: запоминающему, логического, микропрограмм, обращения, правильности, устройству

...считал информацию, необходимую ,для выполнения второго такта выполняемой операции, В последнем такте каждой операции происходит перепись подготовленного заранее кода следующей операции из регистра 5 команд в регистр 1 А и установки на нуль регистра 1 Б.В каждую ячейку запоминающего устройства 3 записывается дог 47 Оз 4 полнительная информация, позволяющая проверить соответствие выбранной ячейки коду в регистре 5 А и правильность установки в регистре 1 адреса, предназначенного для выполнения следу 1 о 1 цего такта (следующей элементарной операции). Следовательно, в начале первого такта вместе с импульсами а управления из запоминающего устройн ства 3 выдается код адреса первой ячейки - импульсы в. Этот код сравнивается с кодом в регистре...

Номер патента: 352398

Опубликовано: 01.01.1972

Авторы: Зубашич, Рейзин, Розенблат, Цареградскпй

МПК: H03K 19/19

Метки: логического

...смещения 1, создает магнитодвцжушую силу (м.д.с,), направленную, например, против часовой стрелки, Контрольные обмотки 5 охватывают внешние перемычки отверстий 7 - 9 так, что контролируемые токи 1 1 1 создают м.д,с. вокруг отверстий, входящих в пары (7 - 9), по часовой стрелке, Выходная обмотка 6 намотана восьмеркой и размещена во всех отверстиях входящих в пары 7 - 10, Причем ее витки внутри каждой пары включены встречно.1-1 а пар бмотки, а ебла. и и иб ля чя и вы. 10 Г 1 редложенцое устройство относится к ости автоматики и вычислительной техниможет быть использовано для построенияличных контрольных и измерительных прров.Известно устройство допускового контрвыполненное на разветвленном магнитномдечнике с обмотками смещения,...

Номер патента: 397890

Опубликовано: 01.01.1973

Авторы: Вительнаучно, Технологический

МПК: G05B 19/08

Метки: логического

...20 25 30 35 40 ных переменных. Эти эквиваленты получаютна,выходах дешифраторов 2 - 5, т. е. нужныедесятичные эквиваленты объединены по схемам ИЛИ, выходы которых (горизонтальные шины матриц) подсоединены к соответствующим ключам 14 - 17.На ключах И 17 реализованы логическиефункции И, входами которых являются сигналы тактов от распределителя 18,и сигналыс горизонтальных шин матриц 10 - 13.Выходы каждой группы ключей объединены вместе, благодаря чему реализуется логическая функция ИЛИ, образующая четырепромежуточные переменные для следующегоэтапа решения логических уравнений - методом суперпозиции этих промежуточньх переменных.Промежуточные переменные поступают навход дешифратора 19. На одной из выходныхшин его появляется сигнал,...

Номер патента: 443364

Опубликовано: 15.09.1974

Авторы: Леонтьев, Староселец

МПК: G05B 23/02

Метки: логического, отказов

...схема для дешифрирования кода состояния при отказе первого блока. При этом замыкаются контакт 4 первой группы шагового искателя выходной цепи и контакт 3 первой группы шагового искателя входной цени устройства, отсутствие сигнала в которой является кодом состояния объекта прн отказе первого блока.В зависимости от кода состояния конкретного объекта первого блока в общем случае схема дешифрирования на первом шаге коммутации может состоять не только из логического элемента НЕ 1, но и нз логичсского элемента И 2.Составленная на шсхема позволяет д ров.сМф 4 443364 Составитель Г. ЛебедевРедактор Б. Нанкина Текред Т. Миронова корректор Л. Котов ПодписноеСССР Изд.1258сударственного комитета по делам изобретений иМосква, Ж, Раушская...

Номер патента: 496602

Опубликовано: 25.12.1975

Авторы: Балашов, Нестерук, Пузанков

МПК: G11C 15/00

Метки: запоминающего, логического, накопитель, устройства

...выборки 51, в которых требуея выйолнить ло".нческую оперя выи ".ацию (назо.вем эти числовые линейки 1 бр поступают еют единичные сигналы, иоторъ 1 е проходят на дин изо и управляющих входоь эле ментов памяти в3 выбранных числовых ля 5 неек 1 и разрешают работу этюда элемен- . тов. памяти 3 В этом же такте комбинация сигналов, п оступающая на линейные шины 5 записи и считывания, определяет, ; вид логической опе,анин, выполняемой как 11 О :, дым элементом ипамяти 3 выбранных число- вых линеек 1 над хранимыми в них словами и словом, иост,иг - ,вшнм либо по разрядным щи нам записи, ли о поб разрядным шинам считываоперациизапоминаются15 иия 4; гезуль атыв элементах пам тия и 3 выбранных числовых,1 линеек и пос1 остуиают на выходные шипы 4. В...

Номер патента: 570201

Опубликовано: 25.08.1977

Авторы: Ашурков, Гусев, Кравцов

МПК: H03K 19/38

Метки: логического, однофазового, парафазный, преобразования, сигнала, ток

...устройстВаьУстройство содержит логический элемент 2 И-ИЛИ 1, состоя)ций из многоэмиттерцых транзисторов 2 и 3, эдноэмиттерных тран зисторов 4 и 5 и резисторов,6 и 7, токо- задающий резистор 8, диод 9, дополнительный транзистор 1 О, резисторы 11 и 12.На Входы 13 и 14 пэдаеотся Входные сигналы, 15 - нагрузка. 2,")Устройство работает следующеем образом, Если на входы 13 и 14 подать сигналы, уровни которых соответстау)от логической "1", то через резистор 6 течет тэк, насыщающий переход база-коллектор транзистора ЗО 2 и базовый переход транзистора 4, При этом и через резистор 11 течет выхэдной коллекторный ток и ток цепи змиттера транзистора 4, который создает падение напряжения ца резисторе 8. Приувепичениинопряже- В 5 ния на резисторе 8,...

Номер патента: 684548

Опубликовано: 05.09.1979

Автор: Шостак

МПК: G06F 11/10

Метки: арифметико, блок, логического, предсказания, результата, устройства, четности

...тьобнаружения групповых око-логических операций,Целью изобретения является повышениеаффективности и уменьшение оборудованияконтроля АЛУ,Поставленная цель достигается тем,блок предсказания четности результатаАЛУ содержит седьмой узел свертки помодулю два, входы которого соединены счетвертой группой входов блока, а выход.со второй группой входов узла селекциичетности результата операции, восьмойузел свертки по модулю два, входы которого соединены с выходами первого, пятого и седьмого узлов свертки, а выходявляется выходом блока.Схема блока .предскааания четностиреаультата АЛУ приведена на чертеже,причем для определенности формат обрабатываемой информации принят однобайтный, а сумматор АЛУ - параллель684548 5289/4 дписное иал ППП...

Номер патента: 746785

Опубликовано: 05.07.1980

Авторы: Бусурин, Миловзоров, Удалов

МПК: H01P 5/00

Метки: канал, логического, оптический, оптоэлектронного, связи, управляемый, устройства

...управляемый канал содержит подложку 1, на которую нанесен диэлектрический волноводный слой 2 с коэффициентом преломления, большим, чем коэффициент преЛомления материала подложки. На диэлектрический слой нанесена пленка магнитооптического материала 3 с токопроводящими шинами 4.ется намагниченной. Это позволяет реализовать функцию памяти о состоянии пропускания оптического канала связи.Работа оптического управляемого канала связи основана на магнитооптических эффектах, инерционность которых по данным, приведенным в литературе, составляет менее 1 наносекунды, поэтому быстродействие предлагаемого устройства будет определяться скоростью перемагничивания пленки магнитооптического материала. Формула изобретения Оптический...

Номер патента: 786006

Опубликовано: 07.12.1980

Авторы: Артеменко, Белый-Ткач

МПК: H03K 19/08

Метки: логического, уровня

...логическая единица второго, более высокого уровня. При этом не диод 12 подается обратное смешаюшее напряжение, при этом выходное сопротивление становится равным сопротивлению насыщенного транзистора 10. При поступлении не вход 15 сигнала логическая "единица" с задержкой 7; закрывается транзистор 10, с задержкой Я Я;, открывается транзистор 11; на выходе 16 устанавливается состояние логический нуль", При этом выходное сопротивление становится равным сопротЬлению насыщенного транзистора 11.При случайном замыкании на линии в интервале времени, когда на входе 15 имеет место состояние логической единицы", изменений в состоянии компонентов устройства не происходит.При случайном коротком замыкании на линии в интервале времени, когда на...

Номер патента: 790338

Опубликовано: 23.12.1980

Авторы: Бэйдер, Розенберг, Спектор, Супряков

МПК: H03K 19/20

Метки: логического, умножения

...и элементы И,7-1-:7-и в каждом четырехполюсникепервый ключ 8-1+8-п, второй ключ 409-1+9-п, третий ключ 10-1-:10-п, чет"вертый ключ 11-1-:11-п, печеный трансформатор 12-1+12-и с первичной обмоткой 13-1+13-и и вторичной обмоткой14-1-:14-п, второй трансформатор15-1-:15-и с первичной обмоткой 16-1":16-и и вторичной обмоткой 17-1-:17-п.Генератор 3 тактовых импульсон имее 1выходы 18 и 19,Источник 1 соединен свыходом устройства через две параллельные цепи, образованные последовательно соединенными ключами 8-1,9-1 и10-1, 11-1.Каждый источник 2-1 под"ключен ко нходам .ключей 8-1 и 9-1 через элемент И 6-1 и ко входам ключей10-1 и 11-1 через элемент И 7-1,Вторыевходы элементов И 6-1 . подключенык выходу 18 генератора 3 при 1-нечетном и к выходу...

Номер патента: 875313

Опубликовано: 23.10.1981

Автор: Иванов

МПК: G01R 31/28

Метки: допускового, логического

...4 НЕ, а проверяемая эталоннаямикросхема элементы НЕ и элемент 8неравнозначности подвпочены к общимшинам питания.Характерным для К/ХОП-микросхемявляется то, что установленные техническими условиями допускаемые отклонения напряжений выходных уровней "Ои1 от их номинадьийх значений, принятых равными напряжениям на общей шине и на шине питания соответственно, поабсолютной величине совпадают. Номинадьиые сопротивления резисторов 6 и 7 выбраны такими, что они удовлетворяют со отношениюдаЯК Егде Я Р; номинальные сопротивлений41резисторов 6 и 7 соответственно;- номинальное значение напряжения на шине питания,4- абсолютная величина установленного техническими условиями на проверяемую микросхему допускаемого отклонения напряжений выходных...

Номер патента: 881388

Опубликовано: 15.11.1981

Авторы: Бежанов, Кукушкин, Маслов, Филиппов

МПК: F15C 3/04

Метки: логического, многовходовой, пневматический, умножения, элемент

...элемент логического умножения состоит из одномембранных блоков, полости которых разделены мембранами 1 5 на камеры надмембранные 6-9 и камеры подмембранные 10-13. Каждая из подмембранных камер сообщается с атмосфе-. рой и имеет центральное сопло с отверстием, связывающим ее с надмем-. бранной камерой предыдущего блока. Мембрана 1 первого блока связана с индикатором. перемещения, который име- ет сопло 14, канал выхода 15, камеру 16, соединенную с каналом питания 17, сопло 18 и заслонку 19, сое" диненную с жестким центром мембраны . Надмембранные камеры 7-9 соединены с входными каналами 20-23. Камера 9 выполнена глухой.Элемент работает следующим образом.При подаче входных сигналов во все надмембранные камеры 7-9 сопла всех...

Номер патента: 968790

Опубликовано: 23.10.1982

Авторы: Бычков, Потепалов, Чик

МПК: G05B 19/10

Метки: логического, программного

...сигналыблока 5 разреше-.ния операций;(Й К) - выходные сигналыблока 7 распределения команд.Блок разрешения операций системы 45 содержит логические элементы И и ИЛИ. При необходимости многоступенчатой логической обработки выход блока 5 разрешения операций соединяется с вторыми входами собственных элементов ИЛИ.Блок 6 Формирования команд содержит триггеры (Т) с раздельными вхо 55 дами.Блок 7 распределения команд содержит логические элементы И, первые входы которых соединены с выходом % блока б Формирования команд, а в случае повторной логической обработки они соединяются с выхода-ми Й собственных элементов ИЛИ первичной обработки.Система работает следующим образом. 65 По микропрограммной методике синтеза конечных автоматов для...

Номер патента: 993260

Опубликовано: 30.01.1983

Авторы: Зазулин, Никифоров, Шейко

МПК: G06F 9/00

Метки: логического

...закодированные цифрами 0и ф 1. поступают на входы элементов И 7 и 8, системы сбегающего контроляили непосредственно с датчиков. Нарядус входными переменными на вход элемента И 5 подается сигнал с выхода реле 21 времени, на вход элемента И 6 - с выхода узла 22 памяти, а на вход элемента И 9-13 - с выхода блока 19. По сигналу с дешифратора 4 команд открывается один из входных элементов И 7 и 8., входная переменная через элемент ИЛИ 14 и элемент НЕ 16 поступает на вход элемента И 17. С выхода формирователя 25 импульс синхронизации поступает на счетный вход счетчика 19 и через элемент И 17, управляемый входной переменной, на счетный вход счетчика 18. Сигнал с программного блока 1 (первый разряд кода адреса) разре шает запись в...

Номер патента: 1088000

Опубликовано: 23.04.1984

Автор: Жуков

МПК: G06F 11/25

Метки: блока, логического, субблока, тестов, формирования

...со счетными входамисчетчиков логических выходов, выходов синхронизации, тактов синхронизации и тактов, выходы которых соединены с первыми группами входовпервой, второй ., третьей и четвертойсхем сравнения, вторые группы входов 45которых соединены соответственно спервой, второй, третьей и четвертойгруппами выходов регистров начальныхусловий, вход которого соединен свыходом коммутатора и первым входом 50генератора случайных чисел, второйвход которого соединен с пятым выходом блока управления, выход генератора случайных чисел соединен спервым входом регистра, второй вход 55которого соединен с выходом дешифратора адреса, вход которого соединенс выходом счетчика логических выхо00 4 ка 8, и - количество контактов субблока...

Номер патента: 1112566

Опубликовано: 07.09.1984

Авторы: Здоровцов, Лисенков, Рогонов, Розенберг, Спектор, Хромушкин

МПК: H03K 19/20

Метки: логического, умножения

...подключены к второму выходу генератора тактовых импульсов, выходы второго и четвертого ключей объединены, а их вторые входы соединены через первичную обмотку второго трансформатора, параллельно которой подключена вторичная обмотка первого трансформатора, через которую соединены выходы первого и третьего ключей, первичная обмотка первого трансфор-, матора (+ 1)-го четырехполюсника соединена с вторичной обмоткой второго трансформатора-го четырехполюсника, первичная обмотка первого трансформатора первого четырехполюсника подключена к выходам генератора контрольной частоты, введены статический преобразователь напряжения, вход питания которого сое 12566 4550 55 1 О 15 20 25 30 35 40 динен с источником входного сигнала,а выход -...

Номер патента: 1160587

Опубликовано: 07.06.1985

Авторы: Гончаров, Омельченко, Савушкин, Шаламов

МПК: H04L 27/06

Метки: детектирования, логического, радиоимпульсов

...формирователь прямоугольных импульсов, счетчик импульсов, выход которого подключен к К-входу триггера 2.Однако известное устройство обладает низкой помехозащищенностью,Цель изобретения - повышение помехоустойчивости устройства.Цель достигается тем, что в устройство для логического детектирования радиоимпульсов, содержащее формирователь прямоугольных импульсов, счетчик импульсов, выход которого подключен к 1 с-входу триггера, введены элемент И и коррелятор, выходы которого соединены с соответствующими входами элемента И, выход которого подключен к 5-входу триггера и к К-входу счетчика импульсов, выход формирователя прямоугольных импульсов соединен с входом коррелятора и с дополнительным входом элемента И, при этом коррелятор...

Номер патента: 1171794

Опубликовано: 07.08.1985

Авторы: Алексеев, Добровинский, Пильв, Тынсон

МПК: G06F 17/00

Метки: анализатора, запуска, логического

...2 Фиксации распознавания, блока 3 цифровой задержки, блока 4 синхронизации, .триггера 5 подготов ки, узла б сброса триггера подготовки, элемента 7 типа 2 И-ИЛИ, переключателя 8 режимов запуска, входов 9 данных, входа 10 внешнего синхросигнала, входа 11 сигнала подго товки, выхода 12 сигнала запуска по коду, выхода 13 сигнала задержанного запуска, входов 14 внутренних синхросигналов логического анализатора, входов 15 и 16 соответственно ЗО потенциалов Логический нуль" и "Логическая единица", входов 17 сигналов установки цифровой задержки, выходов 18 кодовых разрядов цифровой задержки.Устройство работает следующим образом.При отключенной или включенной, но установленной в "О" цифровой за - держке независимо от положения переключателя 8...

Номер патента: 1252793

Опубликовано: 23.08.1986

Авторы: Алексеев, Комаров, Романов, Филимонков

МПК: G06F 11/25

Метки: логического, объектов, состояния, цифровых, элементов

...на первый вход компаратора 7 (т, е. н дацом случае уровня ниже -0,3 В), то на ньгходах всех компараторон будет присутствовать уровень Бит (логическая единица).В результате устройство способно распознавать подаваемые на его вход отрицательные уровни напряжения, уровни "Лог, Ом для ТТЛ и КЛОП серий, ронни, превьппаюшие уровень г ЛогО о меньшие уровня ггЛог1", уровни "Лог. 1" для ТТЛ и КМОП серий, уровци, превышающие уровень "Лог. 1", а также высокомпедацсное состояние,Коды, формируемые на выходах компараторон 3-7, приведены в таблицс . о Вагинение полипе"ог, О", но меньшеог.того, чтобы создавать отрицательноесмещение ца вторнх входах компараторов 3-7, когда игла устройства це касается токовепущих поверхностей. Приустановке входа 1...

Номер патента: 1298699

Опубликовано: 23.03.1987

Авторы: Кочетков, Лопарев

МПК: G01R 31/3177

Метки: допускового, логического

...неравнозначности и выходнуюшину 10,Входная шина 1 соединена с первымвходом аналогового компаратора 3,входная шина 2 соединена с входомэлемента НЕ 4, выход которого соединен через резистор 6 с входом элемента НЕ 5, выход которого соединенс первым входом элемента 9 неравно 25значности и через резистор 7 соединенс входом нелинейного элемента 8,. выход которого соединен с вторым входом аналогового компаратора 3. Выходаналогового компаратора 3 соединен свторым входом элемента 9 неравнозначности, выход которого соединен с выходной шиной 10,Устройство, работает следующим образом. 35На шину 1 подается логическийсигнал с выхода проверяемой микросхемы, а на шину 2 - с одноименного вывода эталонной микросхемы того жетипа, причем на обе микросхемы...

Номер патента: 1310889

Опубликовано: 15.05.1987

Авторы: Зимин, Коптев, Лаврентьев, Ларионов, Мечетный, Шестеркин

МПК: G09G 3/28

Метки: анализатора, информации, логического, отображения

...обратном порядке иодкгцочеция столбцов выходными сигналами первого, второго и третьего элементов ИЛИ-НЕ 1113 осуществляется возбуждение дополнительных ячеек, если )-е значение зходного кода меньше предыдущего (1 ) -го.Так как на шину, соответствующую нулевому входному коду, через резистор сумматора напряжения 3 постоянно подается напряжение, то ее ячейки оказываются постоянно возбужденными. Сопротивление резистора сумматора напряжения 3 выбрано таким образом, чтобы при последовательном подключении столбцов индикаторной панели на ней высвечивалось изображение линии (оси времени) с яркостью, в 5 - 8 раз меньшей основного изображения.Ячейки этой шины, последовательно зажигаясь, являются источником ионизирующих частиц и метастабильных...

Номер патента: 1327111

Опубликовано: 30.07.1987

Авторы: Голубцов, Корняков, Пархоменко

МПК: G06F 11/26

Метки: блока, логического, субблока

...определяющего второй режимработы, запускается формирователь 60одиночного импульса, который устанавливает триггер 61 в единичное состояние, Триггер 61 пуска-останова режима Проверка в нулевое состояниеможет быть установлен нажатием кнопки "Сброс" 46 или при появлении навходе 27 сигнала сшибки определениявходов-выходов контролируемого иэталонного субблоков блоком 6 определения входов-выходов.Коммутатор 15 индикации осуществляет подключение информации к индикаторам 17 от регистра 8 теста, буферного регистра 14 либо от блока 6определения входов-выходов в зависимости от положения трехпозиционногопереключателя 18 режимов визуальногоконтроля,Элемент ИЛИ 16 проводит анализ наличия несовпадения и в случае их появления производит блокировку...

Номер патента: 1338054

Опубликовано: 15.09.1987

Авторы: Мелконян, Мкртчян

МПК: H03K 19/092

Метки: логического, уровня

...В этом случае на выходе первого .элемента И-НЕ 13 и на выходе инвертора 1 будет сигнал логической единицы,тогда транзистор 3 заперт и базовыйток транзистора 4 отсутствует, чтотакже приводит к его эапиранию. Следовательно, выходной транзистор вто 4 2рого элемента И-НЕ 14 открыт, т.е,на выходной шине 11 устройства имеемнизкий потенциал. Если в этом состоянии выход устраиства закаротить на шину 10 питания, та через открытый выходной транзистор второго элемента И-НЕ 14 протечет ток КЗ; однвременно откроется транзистор 4, через него и через открытый выходной транзистор дополнительного инвертора 12 потечет входной ток элемента 14, выходной транзистор элемента 14 закроется и тем самым предотвратится его пробой. Поскольку транзистор 4...

Номер патента: 1383361

Опубликовано: 23.03.1988

Автор: Ширяев

МПК: G06F 11/30

Метки: блока, логического

...элемента 10 загрета поступает на реверсирующий вход формирователя 7, который при этом возвращается в предыдущее состояние (формирователь 7 может быть выполнен, например,25 30 35 40 45 50 55 на основе счетчика, работающего в режиме сложения и вычитания).Кроме того, сигнал ошибки через элемент 13 задержки (на время реверса формирователя 7) поступает на вход элемента И 12, в котором осуществляется опрос результата дополнительного сравнения с предыдущим состоянием формирователя 7,Если результат дополнительного сравнения положительный (имеет место сбой протяжки), импульс опроса с выхода элемента 13 задержки через открытый элемент И 12 запускает триггер 15, регистрирующий сбой протяжки, и через элемент ИЛИ 14 сбрасывает триггер 11, который...

Номер патента: 1406746

Опубликовано: 30.06.1988

Авторы: Визир, Колесников, Чернышов

МПК: H03K 5/00

Метки: логического, сигнала, формирователь

...с катодом первого диода 11 и с вторымивыводами второго резистора 7 и второго конденсатора 10, второй выводтретьего резистора 8 соединен с выводом из средней точки вторичной об 50мотки4 трансформатора, первый выход нылрнмительцого моста 3 соединенс выходом фицьтра 2, вход которогосоединен с первым выводом датчика 1,второй вывод которого соединен с общей точлой фильтра 2 и вторым выходом ныпрямительцого моста 3 первичная обмотка 13 трансформатора соедицеца с клеммами для подключения переменного напряжения, выход транзисторного ключа 5 соединен с выходной клеммой.Формирователь работает следующим образом.Замыкание-размыкание контакта датчика 1 изменяет входное сопротивление выпрямительного моста 3, которое становится больше или меньше...

Номер патента: 1417184

Опубликовано: 15.08.1988

Авторы: Козлов, Степанов, Хохлов

МПК: H03K 17/00, H04M 3/56

Метки: дельта-потоков, логического, объединения

...4 Изобретение относится к технике . связи и может быть использовано в аппаратуре служебной связи цифровых многоинтервальных линий, в устройствах конференц-связи.Цель изобретения - уменьшение вносимых искажений в передаваемые сигналы.На чертеже изображена структурная электрическая схема устройства,Устройство логического объединения дельта-потоков содержит. сумматор 1 по модулю два, триггер 2 памяти, формирователь импульсов 3 элемент И 4, элемент ИЛИ 5.Устройство работает следующим образом.При совладении нулевых символов в объединяемых последовательностях Е 1, Е дельта-потоков на выходе элемента И 4 сигнал отсутствует. Сигнал также отсутствует и на выходе сумматора 1 по модулю два, Таким образом,на выходе устройства формируется символ...

Номер патента: 1479937

Опубликовано: 15.05.1989

Автор: Соха

МПК: G06F 15/18

Метки: логического, прогнозирования, событий

...4синхронизации либо, отвергнув данную исходную ситуацию и исход как 25негодные для прогноза, выдает импульс через третий выход на блок 4синхронизации. Любой из этих импульсов, поданных на второй или третий вход блока синхронизации 4, 30вызовет те же действия, что и импульсзапуска. По концу цикла по 1 синхроимпульс с седьмого выхода блока 1памяти включит блок 3 выдачи результата, поступив на его третийвход. Последний, подав постоянную"1" на седьмой вход блока 1 памяти,получит кодновой ситуации на своемпятом выходе, подав постоянную "1"на первый, десятый и одиннадцатыйвходы блока 7, если не возникло противоречие в исходных данных при прогнозе соответствующими методами,получит на четвертом входе произведения ситуаций из регистра 71 в...

Номер патента: 1513453

Опубликовано: 07.10.1989

Авторы: Воинов, Голубцов, Ковалев, Пархоменко

МПК: G06F 11/26

Метки: блока, логического, субблока, тестов, формирования

...происходит в узел 31 регистровой памяти по следующей логической ветви блока 5 промежуточного накопления тестов. Импульс опроса с выхода элемента И 26 через коммутатор 28 поступает на вход счетчика 29 и на управляющий вход записи узла 31. Кроме того, импульс записи с выхода элемента И 26 поступает на вход разрешения записи регистра 23, который также принимает информацию с входов 11 и закрывает тем самым нулевым потенциалом с выхода схемы 24 поразрядного сравнения элемент И 26. Счетчик 29 адреса записи по заднему фронту импульса устанавливается в состояние А = Аподготавливая тем самым последующую запись в следующий регистр узла 31. 9 151345 ния значению на своем управляемом счетчике формирует сигнал переполнения на выходе 18 и...

Номер патента: 1541591

Опубликовано: 07.02.1990

Авторы: Зайцева, Кухарев, Шмерко, Янушкевич

МПК: G06F 15/31, G06F 7/00

Метки: булевых, дифференцирования, логического, функций

...уровню напряжения на его входесинхронизации. Результат суммирования у= х )рхпоступает на информационный вход регистра 7 и повысокому логическому уровню сигналана входе синхронизации коммутатора 8передается на его выход, т.е, на пер1591 6 50 55 5 154 вый выход устройства. На шестом такте на выход устройства передается результат у = х Эх , этот же результат записывается в регистр 7. На седьмом и восьмом тактах на выход устройства передаются соответственно результаты у (,2) = х ( )е х и у= х в х и, кроме того, по окончании восьмого такта в регистре 7 ока(а) зываются записанными элементы у1)Э у(ч, у (, у- элементы второго из пары равных векторов д Х/ а)х; и д Х /дх , составляющих вектор результата )Хф /дх, На девятом такте вычислений с...

Номер патента: 1541592

Опубликовано: 07.02.1990

Авторы: Зайцева, Кухарев, Шмерко, Янушкевич

МПК: G06F 17/13, G06F 7/00

Метки: булевых, дифференцирования, интегрирования, логического, функций

...регистра 20, информационныевходы второй группы узла 19 сравненияи входы элемента ИЛИ 16 подключены 45к выходам счетчика 15, управляющийвход которого является входом синхронизации блока 3 вывода данных, входсброса счетчика 15 подключен к выходу узла 19 сравнения, выход элементаИЛИ 1 б подключен к информационномувходу регистра 17 циклического сдвига, выходы которого подключены к информационным входам первой группыкоммутатора 18, информационные входывторой группы коммутатора 18 образуют информационные входы блока 3 вывода данных, а выходы коммутатора 18 -выход блока 3 вывода информации,Рассмотрим функционирование устройства в совокупности составляюших его компонентов. Поясним принцип его работы на конкретном примере.Пусть необходимо...