Патенты с меткой «многопроцессорных»
Устройство для отладки многопроцессорных систем
Номер патента: 1446624
Опубликовано: 23.12.1988
Автор: Цвелодуб
МПК: G06F 11/28
Метки: многопроцессорных, отладки, систем
...Входы прерываний устройств объе" динены по схеме "монтажное ИЛИ", причем нагрузочное сопротивление распо ложено в управляющей ЭВМ, Импульс прерывания, появившийся на выходе 14 прерывания устройства, пройдя через элемент ИЛИ 8 каждого устройства, устанавливает в нулевое состояние в каждом устройстве триггер 2 и запись информации в блок 5 оперативной памяти одновременно прекращается во всех устройствах. Число одновременно работающих устройств для отладки много 20 процессорных систем не ограничено двумя и может быть любым.Реагируя на полученное прерывание, управляющая ЭВМ останавливает выполнение программ процессорами отлаживаемого устройства и переходит к этапу управления. устанавливая на входе режима 12 сигнал уровня лог."О", При этом не...
Устройство для отладки многопроцессорных систем
Номер патента: 1541616
Опубликовано: 07.02.1990
Авторы: Палагин, Сигалов, Цвелодуб
МПК: G06F 11/28
Метки: многопроцессорных, отладки, систем
...периодов синхросчетчика 3 импульсов и увеличивает сигнала этого процессора, можно указначение числа на его выходах на еди- зать момент выполнения любого цикла ницу, адресуя следующее слово блока 25 шины по отношению к моменту прекраще оперативной памяти. Если длитель- ния записи информации в блок 5 опера- ность текущего цикла шины превышает тинной памяти. Поскольку запись индва периода появляеция импульсов на Формации в блок 5 оперативной памяти выходе переполнения счетчика 6 импуль- прекращается одновременно во всех сов процесс адресации нового слова 30 устройствах, можно восстановить реблока 5 оперативной памяти повторяет- альную последовательность выполненияразличными процессорами отлаживаемогоНа этапе трассировки коды с маги-...
Устройство для отладки многопроцессорных систем
Номер патента: 1644145
Опубликовано: 23.04.1991
Автор: Ланцов
МПК: G06F 11/00, G06F 13/00
Метки: многопроцессорных, отладки, систем
...вход блока внутренней синхронизации соединен с выходом первого коммутатора.1644145 35 36 Т аб л и ц а 1 Табли ца Код Состояние НастройкаН Субадрес С/е 15 Таблица Входы Выходы А 2 А 1 1 2 3 4 5 6 7 Регистр25 Регистр 3 Код Состав режи-. подрема жима 1,О 1 0 3 1 0 1 1 А,д Ад Аи 30 Аи И 1 1 ЮТаблКоманда Кнопка Код 1 3 О 3450 0 И И64445 38 Таблица 6 Состояние Таблица 7 Входы Выходы Выходы Входы А 1 А 2 А 3 О О 1 4 2 1 4 О 4 1 5 О 6 1 5 1 О 1 О 6 1164414жима, на Фиг,11 - схема коммутатора,на фиг,12 - схема блока внутреннейсинхронизации, на фиг,13 - схема блока индикации на фиг,14 и 15 - схемаФ5и диаграмма переходов блока связи сабонентом; на фиг, 16 - схема блокасинхронизации ввора; на фиг,17 - схема селектора, на фиг,18 -...
Устройство для запоминания трассы функционирования многопроцессорных систем
Номер патента: 1737454
Опубликовано: 30.05.1992
Автор: Цвелодуб
МПК: G06F 11/28
Метки: запоминания, многопроцессорных, систем, трассы, функционирования
...8, Входы шиф ратора 8 образуют группу 19 входовпризнака обращения к вине и подключаются соответственно к увраваяющим входам буферных элементов процессорных модулей, активизация которых (входов) 60 обеспечивает доступ процессорного модулянз межпроцессорную магистраль. Поскольку а каждый момент времени межпроцессорная магистральпредоставляется а распоряжение оому процессору, только И на одном из входов шифратора 8 имеетсясигнал активного уровня, преобразованный на выходе шифратора 8 в номер процессора, осуществляющего обман по межпроцес, сорной магистрали с общими ресурсами, Предеегееное уотродатео непригодно дпеотладки устройств нетрадиционной эрхи тектуры, когда доступ на межпроцессорную магистраль могут получать одновременно...