Шек-Иовсепянц

Номер патента: 1751751

Опубликовано: 30.07.1992

Авторы: Боровицкий, Лунькин, Марковский, Меликов, Шек-Иовсепянц

МПК: G06F 7/552

Метки: вычисления, квадратного, квадратов, корня, суммы

...модулю два. Узел 14 на своих первом,втором, третьем, пятом, шестом и седьмомвыходах формирует признак "Конец операции", сигналы "Занесение 1", "Занесение2", "Инверсия 1", "Инверсия 2" и "Инверсия3", которые поступают на первый 12, второй25, третий 26, четвертый 27, пятый 28 и шестой 29 выходы блока соответственно.На четвертом выходе узла 14 формируется признак "Комер этапа", Напервом этапе вычислений единичное значениепризнака "Номер этапа" разрешает прохождение информации через вентильную схему19, а также с второго информационного входа мультиплексора 16 на его выход.Первый и второй узлы 15 формируют насвоих выходах унитарные коды 12 и ь, содержащие единицу в разрядах )2 и )2 соответственно и нули в остальных разрядахсогласно выражениям...

Номер патента: 1728861

Опубликовано: 23.04.1992

Авторы: Козырькова, Лунькин, Марковский, Меликов, Шек-Иовсепянц

МПК: G06F 7/52

Метки: векторно-скалярных, выполнения, действительными, операций, числами

...вычислений в операционном блоке 1. (1, 2 Ц в результате очередной итерации произойдет переполнение разрядной сетки,. на втором выходе операционного блока 1. по окончании итерации будет сформировано единичное значение признака "Переполнение", которое будет сохраняться до начала выполнения следующей операции. На первом выходе операционного блока 1, сформируется и будет сохраняться до начала выполнения следующей операции результат выполнения итерации, в процессе реализации которой произошло переполнение.Итерационный процесс продолжается до тех пор, пока в результате реализации очередной т-й итерации все (в+1) разрядов кода, поступающего на второй вход блока 3 управления, станут одновременно равными нулю или одновременно равными...

Номер патента: 1559341

Опубликовано: 23.04.1990

Авторы: Горохов, Коротков, Малахов, Смирнов, Шек-Иовсепянц

МПК: G06F 7/38

Метки: арифметическое, микропрограммным, управлением

...операнд, необходимый длявыполнения операции АЛУ, хранится вблоке УВ 012 или УВ 013 синхронно с работой АЛУЗ (циклограма 10).Из временной диаграммы (фиг. 5)и структурной схемы организации управления (фиг, 4) видно, что в схеме реализован конвейер на двухкратные выработки следующего адреса микрокоманды, т.е, когда выполняются действияпод управлением микрокоманды А в АЛУЗ,под управлением РАМК 18 выбирается изУПМК 19 информация А + 1 микрокоманды,а в УМУ 17 вырабатывается адрес А + 2микрокоманды,Совмещение процесса выработки следующего адреса для микрокоманд А,А + 1, А + 2 создает воэможность значительного сокращения времени его выполнения, Двухкратная выборка из УПМКза один такт позволяет в два разасократить количество...

Номер патента: 1559340

Опубликовано: 23.04.1990

Авторы: Горохов, Коротков, Малахов, Смирнов, Шек-Иовсепянц

МПК: G06F 7/38

Метки: арифметическое, микропрограммным, управлением

...повторяется. 55По окончании цикла оператор 7 осуществляет формирование признаков сло,ва состояния по результату умножения и производит выборку следующей коман- ды.Выполнение операторов 3 - 5 ветви Р и 3 4 и 6 ветви В совмещается в одной микрокоманде (1 микротакт). При длительности микротакта 250 нс время выполнения цикла умножения составит 250 нсПри умножении двух 16-разрядных чисел -Тц = 250 нс х 16 = 4000 нс,Выполнение всех операторов цикла умножения одной микрокомандой осуществляется с помощью узла 12 (фиг. 3)В микрокоманде цикла "Умножение" выполняются одновременно следующие действия:декремент содержимого счетчика циклов узла 17;суммирование содержимых регистров общего назначения с нечетным номером, например 15, где предварительно...

Номер патента: 1541594

Опубликовано: 07.02.1990

Авторы: Горохов, Коротков, Малахов, Смирнов, Шек-Иовсепянц

МПК: G06F 7/38

Метки: арифметическое, микропрограммным, управлением

...схеме организациимикропрограммного управления (Фиг,5)показаны взаимосвязи основных потоков инФормации УСУ 2 и АУ 1 междублоками УМУ 17, РАМК 18, УПМК 19,РМК 20, РМК 21 узлов 12 и 13, АЛУ3 и КСС 9,С выхода УМУ 17 по 12-разряднойшине адрес микрокоманды поступаетна первую группу входов РЛМК 18. Кодадреса микрокоманды Фиксируетсяпередним фронтом строба Т по первому входу РАМК 18. Временный стробТ в . сигнал с периодом 0,5 мкс, скважностью 2. Временной сигнал Т - инверсный сигнал Т.С выхода РАМК 18 12 старших разрядов адреса с микрокоманды поступают на вход. узла 19. Туда же под"соединен сигнал Т; являющийся в этомслучае нулевым (младшим разрядомадреса), Поэтому за период прохождения сигнала Т дважды будет выбираться из узла 19...

Номер патента: 1129616

Опубликовано: 15.12.1984

Авторы: Берковская, Дядюченко, Кузьмина, Фирле, Шек-Иовсепянц

МПК: G06F 11/26

Метки: логических, узлов

...2 памяти. Из блока 2 памяти выбирается команда, которая поступает в блок 3 наинформационные входы регистра 23 команд иэлемента 26 ИЕдиничный сигнал с инверсноговыхода триггера 25 числа разрешаетприем команды в регистр 23 команд.Команда состоит из кода операции, адреса и признака числа, Адрес с первого выхода регистра 23 команд поступает на вход регистра 22 адреса, кодоперации с третьего выхода регистра23 поступает,в дешифратор 24 кода операций, признак числа с второго выходарегистра 23 - на триггер 25 числа,Дешифратор 24 вырабатывает управляющие сигналы, поступающие на управляющий вход счетчика 20 команд приоперации передачи управления, науправляющий вход элемента 29 И и науправляющий вход регистра-накопителя28 при операциях...

Номер патента: 905858

Опубликовано: 15.02.1982

Авторы: Корельский, Лукьянченко, Полинский, Уткин, Шек-Иовсепянц

МПК: G11C 17/00

Метки: модуль, памяти, постоянной

...23 адресных шин, и текущего значения сигнала обращения к модулю,5 9058 6формируемого на первом выходе программируемого накопителя 13. Ввод информации в регистр осуществляется сигналомобращения к ПЗУ, который формируетсяна ьгором выходе схемы 13 и поступает 5на синхровход регистра 8. Выходы адресных и управпяющего разрядов регистра 8подкпючены соответственно к адресными управляющему входам дешифратора 9.При этом работа дешифратора 9 разре О зом, задержка скгнапа синхронизациишена в том случае, если на выходе управпяющего разряда регистра - сигнал погпчес-кой единицы. В зависи.ости от значения кода на адресных входах дешифратор 9 обеспечивает выбор одной из групп 19 матриц по управляющим входам 24 и вкпючение соответствующего...

Номер патента: 805307

Опубликовано: 15.02.1981

Авторы: Гаврилюк, Евсеев, Кондрашев, Фомин, Шек-Иовсепянц

МПК: G06F 7/54

Метки: множительно-сдвиговое

...12,1314 той, и-разрядной группы, в которой имеется разряд, равивй единице. Это не что иное как последовательный код разрядностью с нулями во всех разрядах кроме одного, соответствующего номеру группы, имеющей один из разрядов, равный единице, т.е. константа сдвига с разе 6 рядностью 1 = - . Разрядность двоичного кода такой константы определится как РО 9 ( в ) = РО 9 Я - ЯО 9 и, ГДе82 и8 О 9,18 = (Р)-разрядность исходной двоичной константы сдвига без старшего разряда Р, управляющего направлением сдвига вправо или влево, а 8 О 9.д - группа разрядов исходной двоичной константы, используемая в дешифраторах 10 и 11 для определения номера разряда, равного единице, внутри и-разрядной группы.Из вида однопозиционной константы сдвига, разбитой...

Номер патента: 705527

Опубликовано: 25.12.1979

Авторы: Кизик, Самойлович, Шек-Иовсепянц

МПК: G11C 29/00

Метки: блоке, защиты, информации, памяти

...понижается, выпрямляется и фильтруется датчиком 1 сетевого напряжения и поступает на вход балансного усилителя 3 через элемент 2 задержки. Напряжение на входе балансного усилителя 3, при установлении допустимого напряжения сети, достигает величины опорного напряжения только послс окончания всех переходных процессов в цепях питания ЦВМ Одновременно на вход 13 устройства начинают поступать импульсы синхронизации, следующие с частотой обращения к блоку памяти, которые через ключевой элемент 8 подтверждают нулевое состояние триггера 9, запрещающего работу ЦВМ. Напряжение на одном входе балансного усилителя 4, подключенного между стабилизатором 6 и фильтром датчика 1 сетевого напряжения, появляется одновременно с включением ЦВМ,...

Номер патента: 583433

Опубликовано: 05.12.1977

Авторы: Евсеев, Фомин, Шек-Иовсепянц

МПК: G06F 7/39

Метки: умножения

...для трехраэрядных групп множителя (т = 3,2 З - 1 7)генератор 1 Формирует числа О, М, 2 М,ЗМ, 4 М, 5 М, 6 М, 7 М, 43На другие входы каждого коммутаторапоступают по т разрядов множителя из реги-стра 2,На выход каждого коммутатора проходит,точисло иэ ряда К;М, К; которого 4 йсовпадает с кодом группы множителя, поданной на вход данного коммутатора.Например, для .случая Ф3 при кодегруппы множителя 101 (что равно 5 в десятичной системе счисления) на выходе дан-.фного,коммутатора будет число, равное 5 М,Таким образом, на выходах всех коммутаторов 3 одновременно в последовательнопараллельном виде формируется ряд частич-,ных произведений миожимого на соответствующие группы разрядов множителя, присложении которых с учетом относительныхсдвигов...

Номер патента: 578642

Опубликовано: 30.10.1977

Авторы: Манто, Фомина, Шек-Иовсепянц, Щучинская

МПК: G06F 7/38

Метки: арифметическое

...первую информационную шину 8, шину управления 9, дешифратор 10, вторую информационную шину 11,1 овизной схемы арифметического устройства является наличие блока сравнения кодов, С помощью этого блока выполняется специальная команда ЛОС - логическая обработка силлабул, Операция ЛОС обеспечивает сравнение содержимого части регистра арифметического устройства с константой, записанной в самой команде.Арифметическое устройство работает следующим образом.По команде ЛОСразрядов содержимого регистра 3 сравниваются в блоке 5 с константой К, поступающей из регистра команды 6, и в случае неравенства кодов вырабатывается признак условного перехода в=1 (в блоке).Количество сравниваемых разрядовзаписывается в команде в виде двоичного кода и...

Номер патента: 526024

Опубликовано: 25.08.1976

Авторы: Кизик, Самойлович, Шек-Иовсепянц

МПК: G11C 14/00

Метки: блоке, защиты, информации, памяти

...(или стабилизированное напряжение питания постоянного тока) и трехфазное напряжение сети питания переменного тока, Стабилизатор напряжения 5 запитывает устройство и дает опорное напряжение на балансный усилитель 3. Триггер 8 автоматически устанавливается в нулевое состояние, соответствующее напряжению запрета на выходе данного устройства, блоком 6 управления. Трехфазное сетевое напряжение преобразуется датчиком 1 сетевого напряжения в напряжение постоянного тока, пропорциональное напряжению се. ти, и поступает на вход балансного усилителя 3 через элемент задержки 2. С установлением до. пустимого напряжения сети напряжение на входе балансного усилителя 3 достигает величины опорного напряжения лишь после окончания всех переходных...