Устройство для отладки микроэвм

)5 С 06 Г 11/28 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССРОПИСАНИЕ ИЗОБРЕТЕНИЯ ки Р 5В.А.Кауовчан,арнобесно 86.ОЭВфльзое пдлыоу оператор ОРСНОМУ СВИДЕТЕЛЬСТВ,8)свидетельство СС06 Р 11/28, 197идетельство СССРС 06 Р 11/28, 19ДЛЯ ОТЛАДКИ ЗИКРможет быть испо вано для настройки, отладки п прове работы специализированных микроЭВИ. Цель изобретения - уменьшение време ни отладки, Устройство содержит бло 1 останова по адресу и блок 2 готов ности, регистр 3, схему 4 сравнения три элемента И 5, 6 и 10, два элеме та ИЛИ 8 и 11, триггер 9, элемент Н 7. Изобретение позволяет ускорить локализацию ошибок в программном о печении микроЭВИ, что особенно важ при отладке многоуровневых программ большого объема. 1 ил, 541615Изобретение относится к вычислительной технике и может быть использовано для настройки, отладки и проверки работы специализированных микроЭВГ 1.5Цель изобретения - сокращение времени отладки программ.На чертеже представлена схема устройства для отладки микроЭВМ.10Устройство для отладки микроЭВМсодержит блок 1 останова по адресу, блок 2 готовности, регистр 3, схему 4 сравнения, первый 5 и второй 6элементш И, элемент НЕ 7, первый элемент ИЛИ 8, триггер 9, третий элемент И 10, второй элемент ИЛИ 11, выходы отлаживаемой микроЭВМ, соответствующие входам устройства: адрес- ный 12, модификации останова по адресу 13, признака начала команды 14, подтверждения прерывания 15, синхронизации 16, вектора прерывания 17, тактовый 18, приема вектора прерывания 19, вход 20 готовности отлаживаемой микроЭВМ, входы от пульта оператора: останова по адресу 2 1, останова по прерыванию 22, останова по вектору прерывания 23, пуска 24 и задания режима 25.Устройство для отладки микрОЭВМ обеспечивает следующие аппаратные режимы отладки: останов по адресу илн зоне общий, останов по адресу либо зоне адресов при записи в ОЗУ микрс- ЭВМ, при записи в стек, при записи35 в область ОЗУ, не являющуюся стеком останов по адресу либо зоне адресов при чтении памяти, при чтении стека, при чтении области памяти, не являющейся стеком; останов по адресу либо зоне адресов при вводе информации нэ внешнего устройства, останов по адресу либо зоне адресов при выводе информации вЬ внешнее устройство, останов по адресу либо зоне адресов при чтении кода команды, останов по адресу либо зоне адресов при чтении операндов команды, шаговый режим поциклового прохождения программы, шаговый режим покомандного прохождения50 программ, останов по определенному вектору прерывания, останов по прерыванию.Работа устройства для отладки мик- роЭВМ в режимах: останов по адресу 55 или зоне общий, Останова по адресу либо доне адресов при записи в ОЗУ, при записи в стек, при записи в Область ОЗУ, не являющуюся стеком;останова по адресу; останова по адресу или зоне адресов при вводе информации из внешнего устройства, останова по адресу либо зоне адресовпри выводе информации во внешнее устройство, останова по адресу либо зоне адресов при чтении кода команды,останова по адресу либо зоне адресовпри чтении операндов команды, шаговыйрежим поциклового прохождения программы, шаговый режим покомандногопрохождения программы описаны в известном устройстве.Режим останова по определенномувектору прерывания реализован следующим образом,В регистр 3 необходимо занестикод, соответствующий заданному вектору прерывания. На вход остановапо вектору прерывания 23 подать высокий уровень. При появлении сигналаподтверждения прерывания на входе15 на выходе блока 2 готовности появится низкий уровень, который вызывает останов отлаживаемой микроЭВМ,Одновременно на выходе триггера 9появится высокий уронеь, Если пришедший в последующий момент временипо входу 17 вектора прерывания кодсовпадает с занесенным в регистр 3,то на выходе схемы 4 сравнения появится высокий уровень, который, пройдячерез элемент НЕ 7, приходит низкимуровнем на третий вход третьего элеиента И 10, В этом случае на выходевторого элемента ИЛИ 11 будет низкийуровень и микроЭВГ останется в режимеостанова. Вывести ее из этого режимаможно, подав на вход пуска 24 высокий уровень. Если пришедший по входу17 вектора прерывания код не совпадает с занесенным в регистр 3, то на выходе третьего элемента И 10 появитсявысокий уровень, который, пройдя через второй элемент ИЛИ 11, вызоветустановление высокого уровня на выходе блока 2 готовности, и отлаживаемая микроЭВМ продолжит работу.Режим останова по признаку прерывания реализуется при высоком уровнена входе 22 останова по прерыванию.При приходе сигнал подтвержденияпрерывания навход 15 на выходе первого элемента И 5 появится высокийуровень, который, пройдя через первый элемент 1 ЦП 8, Вызовет Остновотлаживаеиой ЭВ Тк как н Выходе154 1615 второго элемента И Ь присутствуетнизкий уровень, то на выходе триггера 9 будет также низкий уровень, который предотвращает поступление высокого уровня на пятый вход блока 2готовности и тем самым запрещаетработу отлаживаемой микроЭВМ. Длятого, чтобы отлаживаемая микроЭВМпродолжила работу, необходимо податьна вход 24 пуска высокий уровень. 10 Составитель И.СигаловТехред М,Дидык Корректор М.Кучерявая Редактор А.Козориз Заказ 282 Тираж 568 Подписное ВНИИПИ Государственного комитета .по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,1 П Формула изобретенияУстройство для отладки микроЭВМ, содержащее блок останова по адресу, 15 блок готовности, причем адресный вход, вход модификации останова по адресу и вход останова па адресу устройства соединены соответственно с первым, вторым и третьим входами блока останова ио адресу, вход признака начала команды устройства соединен с четвертым входом блока останова по адресу и с первым входом блока готовности, выход которого является выходом останова устройства, вход синхронизации и тактовый вход устройства соединены соответственно с вторым и третьим входами блока готовности, вход задания режима устройства сое динен с четвертым входом блока готовности, о т л и ч а ю щ е е с я тем, что, с целью сокращения времени отладки, в устройство введены регистр, схе- . ма сравнения, первый, второй и третий элементы И, первый и второй элементы ИЛИ, триггер и элемент НЕ, причемвходы вектора прерывания, останова пппрерыванию, останова по вектору прерывания и приема вектора прерыванияустройства соединены соответственнос первым входом схемы сравнения, спервым входом первого элемента И, спервым входом второго элемента И, ис первым входом третьего элементаИ, вход подтверждения прерывания устройства соединен с вторыми входамипервого и второго элементов И, выходы которых соединены соответственнос первым и вторым входами первогоэлемента ИЛИ, вход синхронизации устройства соединен с тактовым входомтриггера, выход которого соединен свторым входом третьего элемента И,выходы блока останова по адресу и второго элемента И соединены соответственно с третьим входом первого элемента ИЛИ и информационным входомтриггера, выход регистра соединен свторым входом схемы сравнения, выход равенства которой через элементНЕ соединен с третьим входом третьего элемента И, выход третьего элемента И соединен с первым входом второго элемента ИЛИ, выход первого элемента ИЛИ и вход пуска устройствасоединены соответственно с пятымвходом блока готовности и с вторымвходомвторого элемента ИЛИ, выходкоторого соединен с шестым входомблока готовности,