Патенты с меткой «арифметическое»

Номер патента: 122948

Опубликовано: 01.01.1959

Автор: Бородин

МПК: G06F 7/38

Метки: арифметическое

...схема устройства приведена на чертеже, где даны следующие обозначения:1 - регистр множимого, 2 - регистр множителя, д - регистр произведения, 4 - логические устройства ИЛИ, 5 - логическая схема НЕТ, 6 - вентили,- цифра, соответствующая младшему из пары разрядов вшожителя, на который производится умножение, 8 - цифра, соответствующая старшему из пары разрядов множителя, 9 - единица переноса, возшткающая в результате предшествующего такта частичного произведения, 10 - переключательная функция, по призна ку которой и частичному произведению приоавляется произведение множпмого на 2", 11 - переключательная функция, по признаку которой и частичному произведению прибавляется произведение множнмого на 21, 10 12 - единица переноса...

Номер патента: 148965

Опубликовано: 01.01.1962

Авторы: Докин, Неслуховский

МПК: G06F 7/64

Метки: анализатора, арифметическое, дифференциального, цифрового

...выполняющих коррекцию.Сложение кодов выполняется в следующей последовательности. .Сначала производится сложение цифр каждого десятичного разряда как двух четырехразрядных двоичных чисел. Сложение выполняется одноразрядным сумматором (Сла). После сложения десятичных цифр как двоичных кодов производится коррекция результата, для чего ис. пользуется второй сумматор (Смб).Коррекция производится по следующему правилу, Если перенос из десятичного разряда (из четвертого двоичного разряда) отсутствует, то к полученной сумме прибавляется число 13 (код 1101). Если перенос имеется, то к полученной сумме прибавляется число 3 (код 0011).е 1 )8)65Действие коррекции производия от дополнительных временных импульсов, чередующихся с интервалом в 4...

Номер патента: 164716

Опубликовано: 01.01.1964

Авторы: Соборников, Яник

МПК: G06F 12/00

Метки: арифметическое, действия, математической, последовательного

...Сч, (на той же дорожке), отстоящую для исключения времени ожидания точно па (п+2)(п - 1) импульсных промежутков. Аладшие разряды множителя, считываемые головкой Сч., управляют подачей и преобразованием кодов множимого из РП на вход сумматора С, сопровождаемое сложением с суммой частичных произведений, накапливаемой в регистре Р. Перед каждым тактом сложения, реализуемого с частотой СИ, сумма частичных произведений импульсами МИ сдвигается в регистр Р на разряд вправо, Через интервал (и+ 2)пт суммирование частиц произведений заканчивается, Таким образом, полное чистое время умножения составляет (и+2)(2 п - 1)т = 777 т.В результате, в регистре Р формируется произведение а,( Ь. Очистка РП АУ производит. ся через (и + 2) т импульсов...

Номер патента: 170213

Опубликовано: 01.01.1965

Автор: Жук

МПК: G06F 7/52

Метки: арифметическое, цифровое

...позволяет передать и расположить разряды частичных произведений, образующихся при сдвигах множимого вправо, в освобождающиеся при сдвигах множителя влево разряды регистра 2, что позволяет экономить оборудование (за направление вправо принято направление от старших разрядов к младшим).При выполнении операции умножения сдвиг в регистре 1 и регистре 2 происходит одновременно, множимое сдвигается вправо, образующиеся при этом младшие разряды частичных произведений последовательно поступают в триггеры младших разрядов регистра 2 и в такте сложения, следующем после такта сдвига, частичное произведение передается в сумматор 3 из регистра 1 и триггеров младших разрядов регистра 2.Для исключения передачи в сумматор разрядов множителя клапаны 5...

Номер патента: 183484

Опубликовано: 01.01.1966

Авторы: Бергельсон, Гитис

МПК: G06F 7/49

Метки: арифметическое, выполнения

...(ин.версный)ход сумматора; выход 28 схемы 45переносд; 29 клемму стдновки нуля триггеров 1-го рс Истра; клечмы 30 записи нарегисгро чпля; клеммы 31 записи пя регистр 2-г чпл клеммы 32, 33 входя зндковых рядуядо, оответствеиного и 2.го числя; ход 34 уцрдвления.Тд)к кяк харче ЛУ не использованы вторыепрямые вход 1 суммдторо но п)о) 2 младших рязрядо 1-го н 2.го чисел, то нд соот.ветст)у)О)цяе клммы дсл)кон оыть подан сиг. 55иял, п)ждес)1)е 1111 о р;)ный О. Рг)бот;1 яр)1 фметического уст)и)11 т) д 111)д ы)яется следуоще,1ЯТСЧ)И УУ)11 НЕН 11;х,) =- (г О+ Уг- О+ 9(г 1)1пс111Н)4д/2 дг 22 " Ж 2 (г)1).у горов и- Разряд суммы в ( цКР, - . двоичный перенос, образованныйЗ )ЯДЕр:1 дь СЦК, я х, - вспомогятелн)е пер менные, необядгхые для реяИ.)г)ции...

Номер патента: 209032

Опубликовано: 01.01.1968

Авторы: Иловайский, Канторович, Фет

МПК: G06F 7/38

Метки: арифметическое, вычислительной, цифровой

...группы разрядов множителя поступают на управляющие входы соответствующей схемы подготовки нового слагаемого блока 2. Таким образом, в каждом такте умножения обрабатываются сто разрядов множителя.Множимое в блоке 3 подвергается предварительным сдвигам на О,сггг, 2 сто и т, д. разрядов в первом, втором, третьем и т. д. тактах умножения, соответственно. Сдвиг в последнем также соответствует умножению на старшие разряды множителя. Необходимоеичисло тактов умножения Ы=, где гг -сторазрядность операндов.В каждом такте предварительно сдвинутое в блоке 3 множимое поступает параллельно на информационные входы всех схем подготовки новых слагаемых блока 2. Каждая схема подготовки нового слагаемого производит дополнительный сдвиг и...

Номер патента: 210491

Опубликовано: 01.01.1968

Автор: Долидзе

МПК: G06F 7/52

Метки: арифметическое, двоичное

...Ч/ (А Л В Л е) Ч (А Л В Л е) где: А и В - одноименные разряды слагаемых; е - перенос из предыдущего разряда.Цепи переноса состоят из логических быстродействующих элементов 21, от которых зависит скорость распространения переносов, исравнительно медленно действующих диодныхлогических элементов 22 и 23, от которых независит скорость распространения переноса икоторые подготавливают цепи для быстрогораспространения двоичных переносов.Вентили 1 б и 17 на выходе регистра множимого 2, получающие сигналы,Е и Е, дают результаты однотактного суммирования (промежуточное суммирование).Промежуточная сумма определяется следующим выражением;;пр=(Е ДВ;) Ч(Е;ЛВ,),Полученная таким образом промежуточнаясумма заменяет находящееся в сумматоре 1предыдущее...

Номер патента: 217075

Опубликовано: 01.01.1968

Автор: Давыдов

МПК: G06J 1/02

Метки: анализатора, арифметическое, дифференциального, цифрового

...Лу. Если П = 1, приращение через входной коммутатор 2 поступает в накапливающий сумматор 1 и складывается с содержимым последнего. Полученная сумма через выходной коммутатор 3 поступает на вход сумматора 4. Накапливающий сумматор 1 очищается.Если П = О, приращение Лу, считанное из регистра 8, не проходит в сумматор 1, а непосредственно через выходной коммутатор 3 поступает на вход сумматора 4. На второй вход сумматора 4, независимо от значения признака П.поступает с выхода запоминающего устройства значение у - регистра интегратора. На выходе сумматора 4 образуется новое значение подынтегральной функции, которое поступает на вход .9 запоминающего устройства множительного устройства 5. В множительном устройстве новое значение...

Номер патента: 222009

Опубликовано: 01.01.1968

Авторы: Костел, Плотников

МПК: G06F 7/38

Метки: арифметическое, вычислительной, цифровой

...(или гнезо предыдущий ра 1 перспиПеред начал ПИТС 51 ПЕЗ,;ЛЬ ариф;,ет;1 чсскнак операции. посылка числа довой 4) памя результат опе ом ряооты в сума тат предыдущей с устройство 2 по Если содержание из блока основно ти в сумматор 1, т рации из суммато Предлагаемое устройство отличается тсм, что в нем выход блока основной памяти через клапаны-инверторы подсоединен ко входам разрядов сумматора, не кратных трем, а остальные входы разрядов сумматора подкл 1 очены чсрез клапаны к Выходу Олока Гнездовой пяз 1 яти Г 1 ромснтуто 1 ных 11 езультятОВ, Выход сумматора подсыле, Гинеи через преобразователь кодов ко входу блока основной памяти и через клапаны ко входу блока гнездовой памяти промежуточных результатов.Это позволяет повысить быст...

Номер патента: 231223

Опубликовано: 01.01.1968

Автор: Громов

МПК: G06F 7/50

Метки: арифметическое, параллельное

...опроса переносов схема 1 реагируетна знак действия и на наличие переносовв старшем разряде при знаке действия ( - )и выбирает одно из трех решений: инвертирует код, формирует сигнал конца операцииили прибавляет единицу в младший разрядрегистра 3, Для большей наглядности разберем пример операции сложения.Предварительно в арифметическое устройство приходит из управляющего устройстваимпульс подготовки по входу 18. В следующем такте приходит по входу 17 инвертированный код 2 из 5 и записывает на ферритеинформацию. По команде Запись в регистр 3 происходит запись по входу 8 регенерации числа в накапливающем рвгистре 3на основные ферриты (правые на фиг, 5) и покоманде Запись в регистре 4 - по входу 9регенерации числа регистра 4 на...

Номер патента: 234753

Опубликовано: 01.01.1969

Авторы: Субботин, Шилейко

МПК: G06F 7/38

Метки: арифметическое, вычислительной, специализированной, цифровой

...При умножении множитель помещается в реверсивный регистр сдвига, множитель передается по ш нам 21. Сдвиг влево происходит путем подачи сигналов по шинам 22 и 23. Схема 24 анализа двух разрядов цожителя формирует сигналы по выходам 26 и 26. Этц сигналы передаются ца блок управления, в котором вырабатываются импульсы управления, обеспечивающие указанный рсжцм умнокения.Множимое передастся по шинам 27 ца рсгцстр 7 сдвига, импульсы сдвига цосьлаются по шине 28.Сложенис и вы цггацие частных произведений осуществляют схемы 11 Искло Сццос ИЛИ, управаяеые по шинам 16, ца выходе которых образуется прямая либо обратная величина. Дополнительная едини 1,а, цеобходи 1 мая для образования дополнительного кода, передается по шине 29.Произведение...

Номер патента: 236856

Опубликовано: 01.01.1969

Авторы: Прангишвили, Телемеханики, Шаипов

МПК: G06F 15/80, G06F 7/38

Метки: арифметическое, матричное

...ПРОМЕЖУТОЧ)ЫХ РЕЗМЛЬЯТОБ умножения. 1-1 а одпи зходы 22 дешифратора подясся множ:лое, я ца др;гие 28 - лПО:китель, ВьХоды с каждо 0 (одого) р 5)да 24- 28 дешифратора подаются ца входы ОЗУ соо- ВСТГТЗУ 10 ЦГИ 51)Ей Кц МЯТРИЦЫ. Та КЯК Кс 1 ЖДЫЙ ИОГ СДЛОЦцй РЛЕЦ)пфРс)т/РЯ (,ВЦ 1 Я(.1 (3/130) ЛЦОЖЦ;О(. Цс 03 и РЯСР 5;), ЦГ/;)св/7 ТО; 51 ).; л л ) 0 ж г )5) ) от ) г б лг т г 5 //1 =- 2ячсск, КЯ)кдя 51 )2 и-ряз;)ядцьх )игел. Еглц;)я;о умножить двя и-разрядных числа црц цалцчцц п-разрядных я еск в матрице, то необход- мо црц полощц электронных кНочей цопаро обьс,цц)гь Ячейги в ряды так, чтобы обьсдицсцны (укрунспцыс) ячейки могли Богцрцнцмать 2 /1-)азр 51,пь)х чисел (г.)о 3).Очевидно, цри цалцчш 5 егкольких идс:)- тцчных дсшифраторов ц...

Номер патента: 240335

Опубликовано: 01.01.1969

Автор: Власов

МПК: G06F 7/38

Метки: арифметическое, параллельногодействия

...числовую шину. Аналогично мосжет быть выдано инверсное значение кода накапливающето регистра. При этом разрешение на выдачу кода необходимо дать на время следования второго такта или выполнить инвертирование регистра заранее,Для вьполнения операции логического умножения необходимо подать импульс на схему И 7 и разрешающий потенциал на схему И 5 (считая, что исходные числа хранятся в,накапливающем регистре и регистре слагаемого в прямых кодах), Результат лотического умножения будет сразу же выдан на числовые шины. По второму. такту, поступающему в ту же цепь (схема И 7, схема ИЛИ 9) происходит второе инвертирование кода накапливающего регистра, тем самым сохраняется исходное значение кода слагаемого,Операция логичеокото умножения кодов...

Номер патента: 242498

Опубликовано: 01.01.1969

Автор: Аваев

МПК: G06F 7/38

Метки: арифметическое, параллельное

...со 25 скважностью 2 - С, и С 2, из которых одинуправляет схемой совпадения обратной связи, а второй - остальными схемами, подключенными ко входу усилителя. Одну половину периода производится прием кода в пару реги- ЗО стров с выходов трехвходовых сумматоров.Затем включаются схемы обратной связи, и другую половину периода полученный код хранится в паре регистров. Сигналы, управляющие приемом и хранением в одной паре регистров, противофазны сигналам, управляющим приемом и хранением во второй паре регистров.Хранением и приемом для регистров 1 и 2 управляют соответственно сигналы С, и С, а для регистров 3, 4 - сигналы С и СьПосле первоначального занесения слагаемых на любую пару регистров, например на регистры 1 и 2, код, хранящийся в этих...

Номер патента: 249053

Опубликовано: 01.01.1969

Авторы: Забара, Институт, Колотущенко, Корниенко, Мазур, Назаренко

МПК: G06F 7/38

Метки: арифметическое, бм5лйо, запятой"1_, машиы, плавающей

...вычитающее порядки (либо более сложное устройство управления и дополнительную затрату времени на нахождение разности порядков в случае совмещения устройств обработки порядков и мантисс в одном устройстве); требуется устройство коррекции порядков при нормализации, что усложняет устройство.В предлагаемом устройстве аналогичного назначения упрощение устройства достигается тем, что порядок чисел записывают меткой, выполняющей роль запятой, на специально отведенное для нее в каждом разряде место, а выравнивание порядков заключается лишь в сдвиге числа с меньшим порядком до совпадения меток запятых. Порядок суммы образуют с помощью переписи метки запятой из регистра любого слагаемого в регистр результата после выравнивания порядков.5...

Номер патента: 251251

Опубликовано: 01.01.1969

Авторы: Сумкина, Федоров

МПК: G06F 7/38

Метки: арифметическое, последовательного

...на элементах задержки.Устройство работает следующим образом, 25 На первый вход схемы ИЛИ 7 и первыйвход триггера 3 поступает сигнал операции сдвига вправо 01 с записью 1, на второй вход схемы ИЛИ 7 поступает сигнал операции сдвига,вправо 01 с записью О, 30 При поступлении сипнала операции сдвигЗаказ 3927/5 ЦНИИПИ изобретений Ми Москва ЖТираж 480 ПодписноеКомитета по деламоткрытий при Советеистров СССРРаушская наб., д. 4/5 ография, пр. Сапунова, 2 вправо 01 с записью О запускается триггер 4. Сигналы с триггера поступают на,первый вход схемы совпадения И 6, которая срабатывает в момент поступления на второй ее вход сигнала 1 из комбинации цифр 01. Сигнал, поступающий с,выхода схемы И 6 и проходящий с целью задержки на один такт...

Номер патента: 256365

Опубликовано: 01.01.1969

Авторы: Громов, Панферов, Фельдман

МПК: G06F 7/38

Метки: арифметическое, двоично-десятичное, динамической, памятью, циркуляционной

...сдвигового регистра и со вторым входом динамнческоц памяти. Выход дннамической памяти соединен также с третьим входом, обеспечивая режим циркуляции информации с целью ее хранения, На третий вход сумматора подключена цепь подачи корректирующего кода с целью коррекции ре з льтата,256365 20 Предмет изобретения осгавитель И. В. ДолгушеваТехред Т. П. Курилко Корректор Г. П, Шильмаи Редактор Л. А. Утех Заказ 5174/2 Тирак 480Ц 1 ИИПИ Комитета по делам изобретений и открытий при Совете МиМосква К.35, Раушская наб., д. 4(5 Подписное тров СССР Гипотр 1 п 1 п 51, пр. Сапунова,Элементарная операция сложения содержимого двух п-разрядных регистров памяти происходит следующим образом.Все содержимое динамической памяти (исключая разряды второго...

Номер патента: 266362

Опубликовано: 01.01.1970

Автор: Хмельник

МПК: G06F 7/38

Метки: арифметическое, вычислительной, цифровой

...01, 02, 03 и т. д., которые имеют только олин вход 4 сигналов переноса.Арифметическое устройство складугольные коды функции, имеющие с,вид: а од, р ее(а,(О, ал)О, а+=а,+1, а.+а,+а; - целое число или ноль;Я - целое псложительнэе числметр;й - номер столбца кода (язвя - номер строки кода (тВ частности, существуют троичные коды функций, в которых а( - 1, О, 1), и четверичные коды функций, в которых ая( - 1, О, 1, 2) или а- 2, - 1 01.Вес т к-го разряда является функцией 511,= У(1 - У) Умножение функции Р(х) на ф,д соответствует перенумерации разрядов кода ТкР(х),т, е, тк соответствует сдвигу этого кода. Таким образом,0 00 0 0 а1 +1О О а , а где где а;,л,т,йТК(Л): О 0 0 0 0 Ращ, д - аоот а, +1 - аог а,+1 1,+1 - а и т,д. Основное свойство...

Номер патента: 285350

Опубликовано: 01.01.1970

Авторы: Иванов, Писаренко

МПК: G02F 3/00, G06F 7/38

Метки: арифметическое, оптикоэлектронное

...сигнал гармонической формы. Направление обхода столбцов или строк не имеет значения, поэтому в одном из координатных направлений можно использовать обратный ход луча. Развертка на осциллографе по оси Х обычная, а на вход т подается гармоническое напряжение большой амплитуды. Устойчивость растра поддерживается устройством синхронизации.Усилители увеличивают амплитуду напряжения до необходимой для опрокидывания триггеров 5 величины. Триггеры соединены по схеме суммирующего устройства с параллельным вводом чисел в каждый разряд.В данном случае задача решается просто, благодаря отсутствию электрической связи входов сумматора.где Подписное Тираж 480 Заказ 262/5 Изд.150 Типография, пр. Сапунова, 2"1 исло усилителей должно быть...

Номер патента: 310247

Опубликовано: 01.01.1971

Авторы: Аваев, Новизенцев, Пкин, Хииче

МПК: G06F 7/38

Метки: арифметическое, вьечислительноймашины

...- схема И.По сигналу устройства управления 3 устройство 5 управления нормализацией начинает работать при условии, что следующая операция, хранящаяся в буферных регистрах АУ 8, не требует выравнивания порядков. В этом случае усилитель 10 через дешифратор 9 устанавливается в состояние 1, разрешая нормализацию. После ее окончания устройство 3 управления операциями через схемы И б и ИЛИ 12 возбуждает усилитель 7, разрешая начало следующей операции.Если следующая за выполняемой операция требует выравнивания порядков, то усилитель 10 остается в нулевом состоянии. Устройство 3 управления операциями через схемы И 11 и ИЛИ 12 возбуждает усилитель 7, разрешая начало следующей операции, без выполнения нормализации результата предыдущей...

Номер патента: 313828

Опубликовано: 01.01.1971

Автор: Быков

МПК: G06F 7/52

Метки: арифметическое

...которое заниют Вестеные суммы С; и С", остается неизсепным и равным п. Прибавив еще один разряд, в котором до списания находился полученный В данном цисле Готовыи младшииизведения, максимальное кольествс разрядов сумматора равно (п+1).Для совмещения вычисления С. и С в1(п+1) -разрядном сумматоре, необходимо произвести сдвиг матриця ЛР влево;а (г 1) разряд (см. фиг. 3). Для переносов, стсрыс при суммировании прежней матриць. Л поступали из - (и+1)-го разряда В - -и-й разряд, а в новой матрице М должны иоступат;. из дополнительного разряда в - и-й разряд сумматора, необходима цепь циклпчесого переноса, которая включается только на время умножения, При последовательном (начиная с верхней строки) суммировании матрицы М, в разрядах сумматора,...

Номер патента: 318941

Опубликовано: 01.01.1971

Автор: Власов

МПК: G06F 7/38

Метки: арифметическое

...инвертора 35.Импульсные входы вентилей 10 - 15 подключены к шине 49, цо которой поступает исполнительный импульс.Вентили 16 - 21 и 22 - 27 подключены к шинам 50 и 51 соответственно.Выходы схем полусумматоров 28 - 30 подключены к счетным входам триггеров 4, 5, 6 регистра сумматора. Кроме того, выход схемы полусумматора 30 подключен ко входу полусумматора 29 и т. д.Рассмотрим работу устройства на примере выполнения операции умножения, так как эта операция содержит большое число ЭО, выполняемых арифметическим устройством.Перед выполнением ипосредственно умножения код числа, хранящегося в накапливающем регистре, пересылается в регистр множителя. Для пересылки кода по шине 52 подается разрешающий потенциал, на вентили 10 - 15 поступает...

Номер патента: 326577

Опубликовано: 01.01.1972

Авторы: Абакулин, Дмитриева, Криворук, Мкин

МПК: G06F 7/38

Метки: арифметическое

...в данной операции; оперативный регистр 5 для хранения дополнительного операнда, блок управления б, две группы вентилей 7 и 8, кодовые шины 9 и числовые шины 10.Импульсные входы и выходы оперативного регистра подключены к кодовым шинам устройства и числовым шинам ЦВМ. К последним подключены также импульсные выходы регистра результата и импульсные входы регистра выделения, Выходы регистра выделения подключены к потенциальным входам двух групп вентилей. К импульсным входам первой группы подключены числовые шины и к выходам - кодовые шины, а к импульсным входам второй группы - кодовые шины арифметического устройства. Импульсные выходы этой группы вентилей подключены к числовым шинам ЦВМ.Для выполнения операций над отдельными разрядами слова...

Номер патента: 330450

Опубликовано: 01.01.1972

Авторы: Брик, Гаврилин, Жук, Златииков, Карцев, Кислинский, Лушпин, Петрова

МПК: G06F 7/38

Метки: арифметическое, однотактное, цифровое

...многорядный код, образованный частичными произведениями, в двухрядный код произведения. Двухрядный код произведения с выхода преобразователя 8 поступает через коммутаторы 14 в старшую часть 11 сумматора 9, который преобразует двухрядный код произведения в одцорядный. Готовое произведение поступает в регистры 3 и 4. Умножение чисел малого форматаВ каждом из регистров 1 и 2 располагается столько чисел малого формата, сколько имеется блоков 7. В каждом блоке 7 перемножается одна пара сомножителей малого формата, поступающих из регистров 1 и 2.Таким образом, по одной команде одновременно выполняется столько независимых операций умножения, сколько имеется блоков 7. Произведение с выхода каждого блока 7 в однорядном или двухрядном коде...

Номер патента: 347758

Опубликовано: 01.01.1972

МПК: G06F 7/50

Метки: арифметическое

...за выполняемой в данный момент, и разрешающих выполнение следующей операции до окончания приведения результата выполняемой в данный момент операции в однорядный вид, если операция, 25 следующая за выполняемой, не требует представления результата предыдущей в однорядном коде.Для этого предлагаемое арифметическое устройство, содержащее входной регистр, сое ом, выход ко чания привегход которогоблок буферторого соедиления опера- рации, дополопераций, упие схемы И ферных регифратора опесо входом упым выходомпервой схевходу второй рой схем И ИЛИ, выходгера заверше347758 Составитель И, Долгушева Текред Б. Борисова Корректор Г. Запорожец Редактор И. Орлова Заказ 2585/12 Изд. Ма 126 Тираж 406 ПодписноеЦНИИПИ Комитета по делам изобретений и...

Номер патента: 352275

Опубликовано: 01.01.1972

Авторы: Вышинский, Петущак

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...3. тем, атор щий еты- чис- сум- тров Вычитание. При выпо вычитания (А - В) на сумма обратный код числа В, а иь 20 остальном работа арифметиче аналогична работе при опера У множенне. Операцияацп мнении оп тор 5 пос енно (Р ского устр ции сложе умножени тупа- в), ойст арифметическ ия количесг4 -ствляется согласно выражения (А+В- (А - В)з 4=АВ ( кативная инверсия жения выполняется1 такт, Вычисляе 0 подается на вход к 2 огокотораатора б Изобретение относится к области вытельной техники и предназначено для пония арифметических устройств ЦВМ, рающих в системе счисления остаточныхсов.Известно арифметическое устройство втеме остаточных классов, содержащее двагистра числа, два регистра результатов,личный сумматор и умножитель, Причемгистры...

Номер патента: 387361

Опубликовано: 01.01.1973

Автор: Ботвинник

МПК: G06F 7/38

Метки: арифметическое, последовательного

...повысить быстродействие уст 15 ройства,На чертеже изображена блок-схема предлагаемого устройстваУстройство содержит одноразрядный сумматор 1, распределитель 2 тактовых импуль 20 сов, логические элементы И 3, 4 и 5, элементы памяти 6, 7 и 8, выходные логические элементы И 9, 10 и 11.Разряды слагаемых подаются на вход одноразрядного сумматора. Тактовый импульс, со 25 провождающий сигналы разрядов слагаемых,поступает на вход распределителя тактовыхимпульсов, на первом входе которого возникает сигнал управления. Этим сигналом производится ввод переноса, возникшего от сло" 387361 Предмет изобретения Составитель М. Коновалов Техред Т. КурилкоКорректор С. Сатагулова Редактор 3. Твердохлебова Заказ 26347 Изд. М 733 Тираж 647 ПодписноеЦН 111 ПИ...

Номер патента: 387362

Опубликовано: 01.01.1973

Автор: Полунин

МПК: G06F 11/10, G06F 7/38

Метки: арифметическое, контролем, коррекцией, ошибок

...входные клеммы 32,и 35, поступает в регистр второго операнда 38. Затем второй операнд через вентили 40 и 43 или 45 и 46, управляемые сигналами из устройства управления, подаваемыми на входные клеммы 39 илц 44, поступает ца вход 13 сумматора прямых значений кодов 15 и вход 11 сумматора инверсных значений кодов. Одновременно в блоке 52 ца схемах сверток 48 - 51 получают контрольпые коды прямых и инверсных значений операндов. По шинам 24 их передают в блок формирования признаков ошибок, где производится анализсоответствия цх контролы 1 ым признакам, которые сопровождают операнды. Полученныена выходах сумматоров 14 и 15 результатыоперации через вентили прямых 19 и инверсных 18 значений результата, управляемыесигналами из устройства...

Номер патента: 394780

Опубликовано: 01.01.1973

Автор: Спасибухов

МПК: G06F 7/38

Метки: арифметическое

...логические зависимости:= с 8(/ зезгде с;, (1( - значения (чх разрядов чисел С и 1) соответственно; з; 1-й импульс сдвига.Блок 8 формирования сквозного псрсноса состоит из групп 12 (по числу разрядов в регистрах), каждая из которых содержит четыре элемента И 13 - 16. В этом блоке выполнены следу)ощие соединения элементов:- в группе, соответствующей младшемуразряду, импульсные входы элементов 13 и 14 соединены с выходом элемента 10 блока анализа, во всех остальных группах эти вхо ды соединены с выходом элемента 14 групппредыдущего разряда;- импульсные входы элементов 15 и 16 вгруппе младшего разряда соединены с выходом элемента 11 блока анализа, а во всех 10 остальных группах они соединены с выходомэлемента 16 группы предыдущего...

Номер патента: 394785

Опубликовано: 01.01.1973

Авторы: Розснберг, Руткевич, Сафонов, Ско, Улексин

МПК: G06F 7/50

Метки: арифметическое

...операциисложения. 2Предложенное устройство отличается тем,что в нем применен третий регистр, вход которого связан с выходом вентиля.Это позволяет расширить функциональныевозможцости устройства. 2Блок-схема устройства приведена на чертеже.Устройство содержит регистры 1 и 2, схемусравнения 3, вентиль 4, генератор импульсов5 и регистр б. 3 Все регистры 1, 2 и 6 выполнены в виде суммирующих счетчиков. Выходы регистров 1 и 2 соединены со входами схемы сравнения 3, выход которой подсоединен к одному из входов вентиля 4. Второй вход вентиля 4 подсоединен к генератору импульсов 5, а выход - одновременно ко входам регистров 2 и 6, последний пз которых предназначен для записи и хранения результата вычитания.Устройство работает следующим...