Устройство для задания тестовых воздействий

(088.8)ое свидетельсС 06 Г 13/Освидетельствл. С 06 Р 11/1986. дано во СС 197 СССР О, ТЕ СТОВЫУ. и к выч ение относ хнике и мо тся к вычислиет, быть испольнформационныхфровых устройствтройке, провери диагностироельной имитациа входах зова гнал тономнои н способност при ихке рабования н гистр-33,справностеи- сокращение апстройства.на блок-схема усема блока буфер 3 - схема блока Цель изобретенияпаратурных затрат уНа фиг.1 приведеройства; на фиг. 2 - схной памяти; на фиг.управления.Устройство содержит блок 1 буфсной памяти, регистр 2 сдвига, суммтор 3 по модулю два, блок 4 памятэлемент И 5, блок 6 управления, гпу элементов И 7, тактовые входыи 9, входы 10 и 11 задания режимаработы, информационные входы 12,вход 13 чтения, информационные выды 14, выход 15 синхроимпульсов уройства, выходы 16-22 блока 6 упрления. Эуп. о оГОСУДАРСТБЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ(54) УСТРОЙСТВО ДЛЯ ЗАДАНВОЗДКЙСТВИЙ(57) Изобретение относитс 2тельной технике и может быть использовано для имитации информацион ых сигналов на входах цифровых устройств при их автономной настройке, проверке работоспособности и диагностировании неисправностей. Цель изобретения - сокращение аппаратурных затрат устройства за счет изменения функциональных связей между его составными частями. Устройство содержит блок буферной памяти, генератор псевдослучайного кода, блок памяти, блок управления, группу элементов И, элемент И, 3 ил. Блок 1 буферной памяти содержитблок 23.памяти, мультиплексор 24,счетчик 25 адреса записи, счетчик26 адреса чтения, счетчик 27 объемаи дешифратор 28.Блок 6 управления содержит ре29, дешифратор 30, элементы И 31элемент 34 задержки, элементы ИЛИ35-37, элемент НЕ 38, одновибратор39, элемент 40 задержки. Регистр 2 исумматор 3 образуют генератор 4 1псевдослучайного кода (фиг.1).Устройство работает следующим образом,В устройстве в основу формирования информационных сигналов для настраиваемых и контролируемых объектов положено программируемое отсеиванке из исходной последовательно-,сти псевдослучайных кодов (ПСК), получаемой с помощью генератора 41 ПСКна базе регистра 2 сдвига с сумматором 3, кодовых комбинаций, которые являются запрещенными для контр30 40 где М - количество ячеек в блоке4 памяти;- частота тактовых импульсов на входе 8 устройства,После начальной загрузки осуществляется загрузка в блок 4 программы селекции, определяющей, какие кодовые комбинации при имитации информационных посылок должны быть отсеяны из исходной последовательности ПСК. При этом для каждого кода из возможных кодов последовательности ИСК, генерируемой регистром 2 сдвига, в блоке 4 памяти отведен один бит по адресу, совпадающему с этим кодом. Наличие единицы в этом бите разрешает прохождение соответствующего лируемого объекта. С помощью этойпрограммируемой селекции ПСК можнополучить большое количество выходныхпоследовательностей кодов с различ 5ной структурой.устройство имеет четыре режимаработы, а именно начальную загрузкублока 4 памяти, загрузку программыселекции, начальную установку и Формирование информационной последовательности, Режимы работы задаютсясоответствующими комбинациями на,входах 10 и 11 устройства.Режим начальной загрузки блока 4 15памяти задается комбинацией 00 навходах 10 и 11 устройства. По переднему фронту сигнала на тактовом входе 8 устройства эта комбинация записывается в регистр 29. Высокий 20уровень сигнала на первом выходеде.шифратора 30, т.е. на выходе 17блока 6, поступает на информационныйвход блока 4 памяти. Этот же сигналразрешает прохождение импульсов с выхода элемента НЕ 38 через элементыИ 3 1 и ИЛИ 35 на вход записи/чтенияблока 4 памяти, под воздействиемкоторых производится зались единичных битов в ячейки блока 4 памятипо адресам, формируемым на регистре2 сдвига с сумматором 3. Задним фронтом сигналов на выходе элемента И 31,проходящих через элемент ИЛИ 36,осуществляется модификация содержимого регистра 2 сдвига. Длительностьприсутствия кодовой комбинации ООна входах 10 и 11 устройства должна;уцовлетворять следующему условию: псевдослучайного кода на информационные выходы 14 устройства, а наличие нуля - блокирует выдачу этого ко. да. После начальной загрузки во все ячейки блока 4 гамяти занесены единицы, что разрешает прохождение всех кодов генератора ПСК на информационные выходы 14. Чтобы удалить из выходной последовательности кодов некоторые комбинации, в блоке 4 памяти записываются нули по адресам, совпадающим с удаляемыми кодами. Для этого на входы 10 и 11 устройства подается комбинация битов 01, которая по переднему фронту очередного сигнала на тактовом входе 8 запишется в регистр 29, что приведет к снятию высокого уровня сигнала с первого выхода дешифратора 30 и его появлению на втором выходе. Высокий уровень сигнала на втором выходе дешифратора 30, проходя через элемент ИЛИ 37, поступает на вход управления режимом регистра 2 сдвига, приводя его в режим приема данных по параллельным информационным входам.Запрещенные коды, которые должны быть удалены из выходной последовательности, поступают на входы 12 уст. ройства в сопровождении сигналов на тактовом входе 9 устройства, которые проходят через элементы И 32, ИЛИ 36 и своим задним фронтом осуществляют запись в регистр 2 сдвига кодов с информационных входов 12 устройства, Сигнал с выхода элемента И 32 поступает на вход элемента 40 задержки, выходной сигнал которого проходит через элемент ИЛИ 35 и поступает на вход записи/чтения блока 4 памяти, обеспечивая тем самым запись нулевого бита по адресу, сформированному на выходах регистра 2 сдвига. Запись нулевых битов в блок 4 памяти для других запрещенных комбинаций выполняется аналогично.Режим начальной установки задается комбинацией "11" и выполняется каждый раз для установки устройства в исходное состояние, а именно ус" танавливаются в нулевое состояние счетчики 25-27 блока 1 буферной памяти и в регистр 2 сдвига записывается начальная комбинация выходной информационной последовательности. Комбинация "11" переписывается в регистр 29 по переднему Фронту сигнала на входе 8 устройства. При этом15416 20 30 40 снимается высокий уровень сигнала с второго выхода дешифратора 30 и появляется высокий уровень на его третьем выходе, который поступает на выход 22 блока б для установки в ис 5 ходное состояние блока 1 буферной памяти, На информационных входах 12 устройства до задания режима начальной установки должна быть установлена начальная комбинация последовательности которая записывается в регистр 2 сдвига по заднему фронту сигнала на третьем выходе дешифратора 30, прошедшего элемент ИЛИ 36.После выполнения загрузки программы селекции и начальной установки устройства на входы 10 и 11 устройства устанавливается комбинация "10" битов, которая по переднему фронту очередного сигнала на тактовом входе 8 запишется в регистр 29, что приведет к снятию высокого уровня сигнала с третьего выхода дешифратора 30 и его появлению на чет вертом выходе. Высокий уровень сигнала на четвертом выходе дешифратора 30 разрешает прохождение тактовых сигналов с входа 8 через элемент И 33 на выход 21 и через элементы И 33 и ИЛИ 36 на выход 19 блока 6. По переднему фронту сигнала на выходе элемента И 33, задержанного на элементе 34 задержки, срабатывает одновибратор 39, выходной сигнал которого поступает на выход 16 бло-35 ка 6. Низкий уровень сигнала на выходе элемента ИЛИ 3 обеспечивает работу регистра 2 сдвига в режиме сдвига информации, который осуществляется по заднему фронту сигнала на выходе 19 блока 6. При этом на выходах регистра 2 сдвига с сумматором 3 по модулю два в обратнойсвязи формируются элементы последовательности ПСК. Каждый псевдослучайный код на выходах регистра 2 сдвига поступает на адресные входы блока 4 памяти и информационные входы блока 23 памяти, Низкий уровень сигнала на выходе 18 блока 6 задает для блока 4 памяти режим чтения.Сигнал на выходе 21 блока 6 поступает в блок 1 буферной памяти на адресный вход мультиплексора 24 и вход записи блока 23 памяти, Мультиплексор 24 подключает к адресным входам блока 23 памяти счетчик 25 адреса записи. По адресу, храняще 14 бмуся в счетчике 25, в блок 23 памяти записывается псевдослучайный код с выходов регистра 2 сдвига. На информационном выходе блока ч памяти появляется содержимое ячейки, адрес которой равен содержимому регистра 2 сдвига, Выхоцной сигнал блока 4 памяти подается на вход элемента И 5. Сигнал на выходе 16 блока 6 проходит через элемент И 5 на вход модификации адреса записи блока 1 буферной памяти, если на выходе блока 4 памяти установлен сигнал логической "1", т.е. на выходах регистра 2 сдвига сформирован разрешенный псевдослучайный код. Если на выходе блока 4 памяти установлен сигнал логического "0, т,е. на выходах регистра 2 сдвига присутствует запрещенный код, прохожцение сигнала с выхода 16 блока 6 через элемент И 5 блокируется. При разрешенном псевдослучайном коде импульс с выхода элемента И 5 увеличивает на единицу содержимое счетчика 25 адреса записи и счетчика 2 объема блока 1 буферной памяти вТаким образом, по каждому тактовому импульсу на сихровходе регистр 2 сдвига с сумматором 3 по модулю два формирует псевдослучайный код, который независимо от программы селекции запоминается в блоке 23 памяти. Однако адрес записи и объем хранящейся информации в блоке 1 буферной памяти модифицируется только при разрешенных комбинациях, т.е, в блоке 1 буферной памяти остаются лишь разрешенные псевдослучайные коды, После. накопления ш разрешенных кодов в блоке 23 памяти на выходе дешифратора 28 формируется сигнал логической "1". Дешифратор 28 формирует сигнал логической "1", если содержимое счетчика 2 объема больше или равчо ш, т,е. в блоке 23 памяти присутствует ш слов, при этом формируется на управляющем выходе 15 сигнал, который сообщает объекту контроля, что из устройства может быть считан информационный блок из ш слов. Обмен имитируемой информацией междуустройством и объектом контроля осуществляется блоками по ш слов.После получения разрешения на чтение данных объект контроля выдает на вход 13 чтения данных пачку из45 а синхросигналов. Для синхронизацииустройства и объекта контроля необходимо, чтобы тактовые импульсы навходе 8 и синхроимпульсы на входе13 формировались из одной тактовой5Частоты (для этого может быть использован тактовый генератор объекта контроля). В этом случае операи записи и чтения данных из блока 1 О3 памяти довольно просто разнестипо времени. При чтении данных изустройства на входе записи блока 23памяти присутствует сигнал логичефкого "О". При этом блок 23 памятинаходится в режиме чтения, а муль гиплексор 24 .подключает к адресным.Входам блока 23 памяти выходы счетчика 26 адреса чтения. На выходахблока 23 памяти устанавливается код,хранящийся в нем по адресу, форми 1 уемому счетчиком 26 адреса чтения. С приходом на вход 13 чтенияданных синхроимпульса открываютсялементы И 7 группы и на информапионных выходах 14 устанавливаетсяЬд, считанный из блока 1 буфернойамяти, По заднему фронту синхроимпульса увеличивается на единицу содержимое счетчика 26 адреса чтения 30и уменьшается на единицу содержимоесчетчика 27 объема. Аналогичным образом из устройства считываетсяочередной код,По окончании информационного бло 5ка из п 1 кодов объект контроля про-.Веряет состояние выхода 15. Если наВыходе 15 установлен сигнал логичекой "1", то начинается чтение изстройства следующего блока данных. 4 Опротивном случае объект контроЛя переходит в режим ожидания. ПриИмитации информации блок 1 буфернойпамяти осуществляет сглаживание выходного информационного потока. Врезультате отсеивания запрещенныхкомбинаций из последовательностиЦСК формируется неравномерный информационный поток, который в ряде случаев не может быть использован дляВвода в контролируемые устройства,в то время как с информационных выходов 14 происходит выдача с равномерной частотой,Формула из обре те ния Устройство для задания тестовыхвоздействий, содержащее блок памяти,генератор псевдослучайного кода,элемент И, группу элементов И, блокбуферной памяти и блок управления,первый и второй тактовые входы которого являются соответственно первыми вторым входами тактовых импульсовустройства, первый и второй входыэлемента И соединены соответственнос первым выходом блока управления ивыходом блока памяти, выход элемента И подключен к вх цу модификацииадреса записи блока буферной памяти,вход записи которого соединен с вторым выходом блока управления, информационный вход блока буферной памяти соединен с выходом генераторапсевдослучайного кода, группа информационных выходов блока буфернойпамяти соединена с первыми входамиэлементов И группы, вторые входы которых объединены и являются входомчтения устройства и соединены с входом чтения блока буферной памяти, выход признака заполнения которого является выходом синхроимпульсов устройства, выходы элементов И группысоединены с группой информационныхвыходов устройства, о т л и ч а ю -щ е е с я тем, что, с целью сокращения аппаратурных затрат устройства,.первый и второй входы задания режима работы блока управления соединены соответственно с входами задания режима работы устройства, третий и четвертый выходы блока управления соединены соответственно с ин-.формационным входом и входом записиблока памяти, адресные входы которого подключены к выходу генераторапсевдослучайного кода, информационный вход которого соединен с информационным входом устройства, тактовый вход и вход записи генераторапсевдослучайного кода подключены соответственно к пятому и шестому выходам блока управления, седьмойвыход которого соединен с входом установки блока буферной памяти,,Тираж 564 Подписноетвенного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д. 4/5